Загальна структурна схема ПЛІС.

Розглянемо загальне питання технічної реалізації системи ФАЛ, заданої у вигляді диз’юнктивної нормальної форми. Для цього розглянемо систему ФАЛ виду:

Форм. 1

Число добутків в кожній функції обмежено величиною 2ⁿ, причому в граничному випадку кожний добуток (терм) є конституантою одиниці. Для отримання значення функції над усіма термами, що входять у вираз (1), необхідно виконати операцію диз’юнкції, тобто логічного додавання. У відповідності з цим, схема апаратної реалізації виразу (1) повинна містити послідовно підключені вхідний буфер, блок формування термів, блок диз’юнкції і вихідний буфер (рис. 1)

Рис. 1 Загальна структурна схема ПЛІС

В загальному випадку блок термів (кон’юнкції) є матрицею логічних елементів І, а блок диз’юнкції – матрицею логічних елементів АБО, тому послідовне з’єднання таких матриць в загальному випадку дозволяє реалізувати ФАЛ довільного типу. Отримання конкретних ФАЛ передбачає виконання певних з’єднань в матрицях елементів І та АБО.

Таким чином, змінюючи з’єднання елементів в матрицях І та АБО, можна налагоджувати властивості пристрою, що відповідає рис. 1. Практично можливі три варіанти налагодження:

• постійна структура матриці І та програмуєма, змінна структура матриці АБО;

• змінна структура матриці І та постійна структура матриці АБО;

• змінна структура як матриці І, так і матриці АБО.

Кожному з цих варіантів відповідає свій тип ПЛІС.

Технічною реалізацією першого типу налагодження є репрограмований постійний запам’ятовуючий пристрій (РПЗП). Другий варіант налагодження ПЛІС реалізований в ІС програмованої матричної логіки (ПМЛ), і третій – в програмованих логічних матрицях (ПЛМ).

Архітектура ПЛІС фірми Xilinx

Фірма Xilinx є лідером на світовому ринку мікросхем програмованої логіки

Перепрограмованні користувачем базові матричні кристали (Field Programmable Gate Array, або FPGA), перепрограмованні мікросхеми з традиційною PAL архітектурою (Complex Programmable Logic Devices, або CPLD), а також засоби їх проектування і відладки, що випускаються фірмою Xilinx, використовуються в пристроях цифровою обробкою інформації – наприклад, в системах телекомунікації і зв’язку, обчислювальній техніці, периферійному і тестовому устаткуванні, електропобутових приладах.

Крім всіх переваг стандартних БМК, при використовуванні FPGA розробник електронних пристроїв дістає можливість реконфигурации кристала на робочому місці. Це дає принципово нові засоби корекції помилок і істотно скорочує час виходу пристрою на ринок готової продукції.

Фірма XILINX випускає мікросхеми в різних типах корпусів і в декількох виконаннях, включаючи індустріальне, військове і радіаційно-стійке.

ПЛІС FPGA

ПЛІС типу FPGA фірми Xilinx виконані за SRAM кМОП технологією. Характеризуються високою гнучкістю структури і достатком на кристалі тригерів. При цьому логіка реалізується за допомогою так званих LUT — таблиць (Look Up Table) Xilinx, а внутрішні з’єднання — за допомогою розгалуженої ієрархії металевих ліній, комутованих спеціальними швидкодійними транзисторами (рис. 2)

Рис. 2 Блок схема архітектури

 

Відмітними системними особливостями є:

• внутрішні буфера з можливістю перемикання у високоомному стані і тим самим дозволяючи організувати системні двонаправлені шини

• індивідуальний контроль високоомного стану і часу наростання фронту вихідного сигналу по кожному зовнішньому виходу

• наявність загального скидання/установки всіх тригерів ПЛІС

• безліч глобальних ліній з низькими затримками розповсюдження сигналу

• наявність внутрішнього розподіленого ОЗУ Xilinx, що реалізовується за допомогою тих же LUT — таблиць

• наявність внутрішнього блокового ОЗУ, один блок має місткість 4 кбит або 18 кбит в залежності від сімейства

• наявність вбудованих блоків помножувачів 18х18

• наявність вбудованих блоків DSP-48

• наявність вбудованих блоків процесорів Power PC-405

• наявність високошвидкісних послідовних приемо-передавачів — MGT із швидкістю передачі даних 11 ГБіт/с

Процес конфігурації

Конфігураційна послідовність (bitstream) може бути завантажений в ПЛИС безпосередньо в системі і переобтяжений необмежене число раз. Ініціалізація ПЛИС проводиться автоматично (із завантажувального ПЗП Xilinx) при подачі напруги живлення або примусово по спеціальному сигналу. Залежно від місткості ПЛИС процес ініціалізації займає від 20 до 900 мс, протягом яких висновки ПЛИС знаходяться у високоомному стані (підтягнуті до логічної одиниці).

Споживання енергії

Статичне споживання енергії достатньо мало і для деяких серій складає одиниці мікроватів. Динамічне ж споживання пропорційно зростає з частотою функціонування проекту і залежить від ступеня заповнення кристала, характеру логічної структури проекту на кристалі, параметрів режиму зовнішніх висновків ПЛИС і т.д.

СИСТЕМИ ЧИСЛЕННЯ

Системи числення

(Загальні положення)

Система числення - це сукупність правил найменування і зображення чисел за допомогою набору знаків(найчастіше цифр і символів). Розрізняють непозиційні і позиційні системи числення.