Динамические параметры счетчика

Динамическими параметрами счетчика являются:

время установления нового состояния на выходах счетчика, задержки переключения сигнала на выходах переноса TC и

CEO.

Время установления нового состояния на выходах счетчика рав- но промежутку времени между активным фронтом считаемого сиг- нала и моментом установления на выходах триггеров нового со- стояния. Это время определяется задержками переключения триг- гера:

t

01

з. Q

= t

з.TP,

 

t

10

з. Q

= t

.

з.TP

 

Максимальное значение данного параметра показывает, через какое время после подачи считаемого сигнала можно опрашивать новое состояние счетчика.

Задержки формирования сигналов переноса ТС и СЕО счетчика определяются задержкой переключения триггера и задержкой ло- гического элемента (см. рис. 4.10):

 

t

10

з. ТС

= t

+

з.ТР

t

,

з.И

 

t

10

з. СЕО

= t

з.ТР

+ 2 t

.

з.И

 

ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL

В вариантах домашнего задания необходимо спроектировать на VHDL синхронный двоично-десятичный счетчик с входом предва- рительной (асинхронной или синхронной) установки счетчика в начальное состояние и входом разрешения СЕ для синхроимпуль- сов.

Рассмотрим наш вариант двоично-десятичного счетчика 2421 с асинхронной установкой в начальное состояние, т.е. установкой в

«0» и входом разрешения СЕ.

Поскольку последовательные двоичные наборы десятичных цифр в данном двоично-десятичном коде изменяются не только на 1, то для описания переходов счетчика в очередное состояние целесообразно использовать оператор case.

Описание алгоритма функционирования счетчика с использова-

нием оператора case приведено в листинге 4.1.

 

Листинг 4.1. Описание счетчика с использованием оператора case

ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ

1. Изучить описание лабораторной работы.

2. Спроектировать двухразрядный двоично-десятичный счет- чик для заданного варианта. Один десятичный разряд реализовать на DV-триггерах, другой — на JK-триггерах. Схема должна иметь вход предварительной (асинхронной или синхронной) установки счетчика в начальное состояние. Кроме этого, счетчик на JK- триггерах должен иметь вход разрешения СЕ для синхроимпуль- сов.

3. Создать описание счетчика на VHDL в соответствии с ус- ловиями варианта. Счетчик должен иметь вход предварительной установки начального состояния и вход разрешения СЕ для син- хроимпульсов.

4. Образовать из созданных счетчиков трехразрядный двоич- но-десятичный счетчик, используя их условные графические обо- значения.

5. Разработать и изобразить схему исследования спроектиро- ванных счетчиков с использованием макроэлементов стенда и ос- циллографа.

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

1. Выполнить ввод и отладку моделированием спроектиро- ванной схемы счетчика на DV-триггерах в редакторе схем системы Xilinx Foundation.

2. Создать подсхему (макроэлемент) введенной схемы счетчи- ка на DV-триггерах.

3. Выполнить в том же проекте ввод и отладку моделировани- ем спроектированной схемы счетчика на JK-триггерах в редакторе схем системы Xilinx Foundation.

4. Создать подсхему (макроэлемент) введенной схемы счетчи-

ка на JK-триггерах.

5. Выполнить ввод и отладку описания счетчика на VHDL в том же проекте, где были реализованы схемные варианты счетчика.

6. Образовать из созданных макроэлементов счетчиков трех- разрядный двоично-десятичный счетчик и выполнить его модели- рование.

7. Выполнить подготовку и размещение трехразрядного дво- ично-десятичного счетчика на кристалле, подсоединив макроэле- менты стенда.

8. Выполнить временное моделирование и измерение задер- жек переключения схем счетчиков.

9. Выполнить загрузку проекта в ПЛИС стенда и произвести отладку схем на макете.

10. Продемонстрировать преподавателю работу отлаженных схем на макете и на экране виртуального осциллографа.

11. Измерить динамические параметры счетчика.

12. Сдать преподавателю оформленный отчет в конце занятия.

 

ОТЧЕТ ПО РАБОТЕ

Отчет должен содержать:

1) исходные данные варианта задания;

2) матрицы переходов DV- и JK-триггеров;

3) таблицу переходов и функций возбуждения триггеров счетчика;

4) диаграммы Вейча функций возбуждения триггеров;

5) схемы двух разрядов двоично-десятичного счетчика с це- пями переноса;

6) описание счетчика на VHDL;

7) схема соединения созданных счетчиков;

8) схема исследования спроектированных счетчиков с ис- пользованием макроэлементов стенда и осциллографа;

9) результаты экспериментальных исследований.

 

Список литературы

1. Вавилов Е.Н., Портной Г.Н. Синтез схем электронных цифровых машин. М.: Советское радио, 1963.

2. Голдсуорт Б. Проектирование цифровых логических уст- ройств. /Пер. с англ.; Под ред. Ю.И. Топчеева. М.: Машинострое- ние, 1985.

3. Хоуп Т. Проектирование цифровых вычислительных уст- ройств на интегральных схемах. /Пер. с англ.; Под ред. В.К. Потоц- кого. М.: Мир, 1984.

4. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ, 2000.

5. Янсен Й. Курс цифровой электроники: В 4-х т. Т. 2. Про- ектирование устройств на цифровых ИС. /Пер. с голланд. М.: Мир, 1987.

6. Блейксли Т.Р. Проектирование цифровых устройств с ма- лыми и большими интегральными схемами. /Пер. с англ. Киев: Вища школа, 1981.

7. Уэйкерли Дж. Ф. Проектирование цифровых устройств. В

2-х т. Т. 1-2. М.: Постмаркет, 2002.

8. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003.

 

Лабораторная работа 5

ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНЫХ РЕГИСТРОВ

Цель: изучить один из основных узлов цифровых схем — ре- гистр хранения и сдвига; овладеть методом проектирования мно- гофункциональных регистров; получить навыки проектирования многофункциональных регистров на VHDL; приобрести опыт экс- периментального исследования регистра.

ВВЕДЕНИЕ

Упорядоченную последовательность запоминающих элементов, предназначенную для хранения информации, называют регистром. При построении регистров в качестве запоминающих элементов обычно используют триггерные схемы. Запоминающие элементы (разряды) регистра нумеруют любым удобным образом. Как пра- вило, регистры снабжают дополнительными цепями, которые по- зволяют выполнять различные микрооперации: прием, выдачу, сдвиг и преобразование кодов.

Регистры имеют широкий диапазон применений. Они обеспечи- вают создание управляющих, контролирующих и запоминающих схем, генераторов кодов, последовательно-параллельных и парал- лельно-последовательных преобразователей кодов, арифметиче- ских блоков и т.д. В настоящей работе рассматривается проектиро- вание регистров с заданным набором микроопераций.

 

Регистры сдвига

При реализации различных операций в арифметическом и дру- гих устройствах компьютеров широкое применение находят раз- личные виды сдвигов информации. Операция сдвига, как правило, выполняется на регистрах сдвига. Регистр сдвига представляет со-

бой схему на триггерах, соединения между которыми, называемые цепями сдвига, обеспечивают передачу двоичной информации от одних триггеров регистра к другим.

Сдвиги могут выполняться на один или несколько разрядов од- новременно. Применяются сдвиги на k разрядов как в сторону младших разрядов числа (правый сдвиг), так и в сторону старших разрядов числа (левый сдвиг). Операция сдвига кода в регистре оз- начает, что каждый триггер Тi этого регистра должен передать хра- нимую информацию элементу Тi+k и после этого принять информа- цию от триггера Тi-k (сдвиг на k разрядов).

В некоторых случаях освобождающиеся при сдвиге k старших (младших) разрядов регистра или сохраняют прежнее состояние, или заполняются нулями, или принимают новую информацию из- вне. Информация, выдвигаемая из k младших (старших) разрядов регистра, теряется или передается во внешние цепи. В других слу- чаях регистр может быть замкнут в кольцо так, что информация, выдвигаемая из младших (старших) разрядов регистра, принимает- ся в освобождающиеся триггеры старших (младших) разрядов ре- гистра.

Основная трудность, которая возникает при построении регист- ров сдвига, состоит в том, что при выполнении сдвига каждый за- поминающий элемент (разряд) должен одновременно и выдавать информацию в следующий разряд, и принимать новую информа- цию из предыдущего разряда. Поэтому при построении регистров сдвига используют синхронные триггеры с динамическим управле- нием записью либо с двухступенчатой организацией. Внутренняя организация данных триггерных схем предусматривает разделение во времени этапов приема входной информации и смены выходно- го сигнала триггера. По одному фронту синхронизирующего им- пульса происходит прием информации, по другому — смена вы- ходного сигнала. Это позволяет обойтись одним триггером на каж- дый разряд при построении регистров сдвига.