Проектирование комбинационной схемы КС 1

При реализации микроопераций, выполняемых по логическим входам триггеров регистра, вначале необходимо определить число управляющих входов У. Микрооперация асинхронной установки регистра в «0» реализуется при использовании D-триггеров, имеющих соответствующие входы (CLR) асинхронного сброса.

Остальные четыре микрооперации выполняются при поступле- нии СИ на синхронизирующий вход С регистра. Следовательно, регистр должен иметь два управляющих входа У 1 и У 2. Выберем вариант кодирования микроопераций, представленный в табл. 5.2.

 

Таблица 5.2

Кодирование микроопераций регистра

Вход У 1	Вход У 2	Микрооперация
		Хранение
		Сдвиг влево на 1 разряд
		Сдвиг вправо на 1 разряд
		Параллельная загрузка

По условию задания необходимо обеспечить режим хранения при наличии синхронизирующих импульсов на входе С регистра. Это можно реализовать перезаписью текущего состояния регистра при поступлении синхронизирующих импульсов.

Режим хранения реализуется подачей на D вход триггера сигна- ла с выхода Q этого же триггера. Составим таблицу истинности функции возбуждения fi логического входа триггера i -го разряда регистра (табл. 5.3).

 

Таблица 5.3

Функция возбуждения входа D тр i триггера i -го разряда

У 1	У 2	Qi +1	Qi- 1	Di	Qi	fi
		X	X	X
		X	X	X
			X	X	X
			X	X	X
		X		X	X
		X		X	X
		X	X		X
		X	X		X

Примечание. Di — внешний вход регистра для параллельного приема инфор- мации в i-ы й разряд.

Непосредственно из таблицы, используя правило записи функ- ции по единицам и опуская те переменные, которые могут иметь произвольное значение (´), можно записать выражение для функ- ции fi:

fi = Y 1 × Y 2 × Qi Ú Y 1 × Y 2 × Qi +1 Ú Y 1 × Y 2 × Qi -1 Ú Y 1 × Y 2 × Di.

Схема, реализующая данное выражение, — это мультиплексор с двумя адресными входами.

Логическая схема многофункционального регистра, построен- ная на библиотечных элементах ПЛИС XC10PC84, приведена на рис. 5.6.

Рис. 5.6. Схема многофункционального регистра

Условное графическое обозначение (УГО) регистра приведено на рис. 5.7, а временная диаграмма его дана на рис. 5.8.

 

Рис. 5.7. Условное графическое обозначение многофункционального регистра

 

 

Рис. 5.8. Временная диаграмма работы многофункционального регистра

 

При проектировании схемы регистра с синхронной установ- кой в «0» следует использовать триггер с синхронной установ- кой в «0», например, D-триггер FDRE.

Условное графическое обозначения D-триггера FDRE приве- дено на рис. 5.9, а его таблица переходов представлена табл. 5.4.

 

Рис. 5.9. Условное графическое обозначение D-триггера FDRE

 

Таблица 5.4

Таблица переходов D-триггера FDRE

Входы	Выход
R	CE	D	C	Q
	X	X	0/1
		X	X	Q
			0/1
			0/1

Данный триггер является макроэлементом, его структура приве- дена на рис. 5.10.

Рис. 5.10. Внутренняя структура D-триггера FDRE