Описание регистров модуля АЦП

CTRLA - регистр управления А модуля АЦП

Бит
+0x00	DMASEL[1:0] CH[3:0]START FLUSH ENABLE	CTRLA
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:6 - DMASEL[1:0]: настройка запроса на DMA-передачу

В дополнение к генерации запроса на DMA-передачу каждым каналом АЦП, модуль АЦП поддерживает возможность настройки объединенных запросов для нескольких каналов. Объединенный запрос настраивается битами DMASEL. Подробности см. в таблице 25.1.

Таблица 25.1. Настройка запроса на DMA-передачу

DMASEL[1:0]	Групповая конфигурация	Описание
	OFF	Объединенный запрос на DMA-передачу не выбран
	CH01	Запрос на DMA-передачу генерируют канал АЦП 0 или 1
	CH012	Запрос на DMA-передачу генерируют канал АЦП 0, 1 или 2
	CH0123	Запрос на DMA-передачу генерируют канал АЦП 0, 1, 2 или 3

· Биты 5:2 - CH[3:0]START: запуск одиночного преобразования в канале АЦП

Установка любого из этих бит приводит к запуску преобразования в соответствующем канале. Одновременная установка нескольких бит инициирует запуск последовательности преобразований в выбранном числе каналов, причем первым будет запущено преобразование в канале с наименьшим номером. Данные биты сбрасываются аппаратно после запуска преобразования.

· Бит 1 - FLUSH: очистка конвейера АЦП

Запись в данный бит единицы приводит к очистке конвейера АЦП. Она заключается в перезапуске синхронизации АЦП по фронту следующего цикла синхронизации УВВ и отмене всех прогрессирующих преобразований (все данные теряются). После очистки конвейера и перезапуска синхронизации АЦП, модуль АЦП возобновит работу с того же места, где она была прервана. Т.е., если прогрессировала последовательность каналов или было отправлено любое из преобразований, они будут введены на конвейер и завершены.

· Бит 0 - ENABLE: разрешение работы АЦП

Установка данного бита активизирует работу АЦП.

CTRLB - регистр управления В модуля АЦП

Бит
+0x01	- - - CONVMODE FREERUN RESOLUTION[1:0] -	CTRLB
Чтение/запись	Чт.	Чт.	Чт.	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт.
Нач значение

· Биты 7:5 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

· Бит 4 - CONVMODE: режим преобразования АЦП

Данный бит задает, в каком режиме, знаковом или беззнаковом, должен работать модуль АЦП. По умолчанию данный бит равен нулю и, следовательно, АЦП работает в беззнаковом режиме, в котором возможно измерение несимметричных внешних и внутренних сигналов. Если данный бит установить равным единице, АЦП переходит в знаковый режим, в котором дополнительно может использоваться дифференциальный вход.

· Бит 3 - FREERUN: автоматический режим АЦП

Данный бит управляет активностью автоматического режима АЦП. Если бит равен единице, преобразование последовательности каналов, настроенной регистром EVCTRL, будет выполняться многократно.

· Биты 2:1 - RESOLUTION[1:0]: разрешающая способность АЦП

От данного бита зависит, с какой разрешающей способностью, 12- или 8-битной, будет работать АЦП. От них также зависит, какое выравнивание, правое или левое, будет применяться к 12-битному результату при его размещении в 16-битном регистре результата. Возможные настройки представлены в таблице 25.2.

Таблица 25.2. Разрешающая способность результата преобразования АЦП

RESOLUTION[1:0]	Групповая конфигурация	Описание
	12BIT	12-битный результат с правым выравниванием
		(резерв)
	8BIT	8-битный результат с правым выравниванием
	LEFT12BIT	12-битный результат с левым выравниванием

· Бит 0 - Res: резервный бит

Данный бит не используется и зарезервирован для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нуль в резервный бит.