CTRLB (SRAM) - регистр В управления выбором микросхемы

От настройки данного регистра зависит конфигурация режима выбора микросхемы. Приведенное ниже описание действительно для режимов выбора микросхемы SRAM и SRAM LPC.

Бит
+0x01	- - - - - SRWS[2:0]	CTRLB
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:3 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

· Биты 2:0 - SRWS[2:0]: состояния ожидания SRAM

Данные биты предназначены для задания количества состояний ожидания во время доступа к SRAM и SRAM LPC (см. таблицу 24.19). Длительность каждого состояния ожидания равна циклу синхронизации CLKPER2.

Таблица 24.19. Выбор длительности состояний ожидания

SRWS[2:0]	Групповая конфигурация	Длительность состояний ожидания
	0CLK	0 циклов CLKPER2
	1CLK	1 цикл CLKPER2
	2CLK	2 цикла CLKPER2
	3CLK	3 цикла CLKPER2
	4CLK	4 цикла CLKPER2
	5CLK	5 циклов CLKPER2
	6CLK	6 циклов CLKPER2
	7CLK	7 циклов CLKPER2

CTRLB (SDRAM) - регистр В управления выбором микросхемы

От настройки данного регистра зависит конфигурация режима выбора микросхемы. Приведенное ниже описание действительно для режима выбора микросхемы SDRAM.

Бит
+0x01	SDINITONE - - - - SDREN SDMODE[1:0]	CTRLB
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Бит 7 - SDINITDONE: флаг завершения инициализационной последовательности SDRAM

Данный флаг становится равным единице по окончании инициализационной последовательности SDRAM. Флаг остается установленным до тех пор, пока разрешена работа EBI и выбор микросхемы настроен на работу в режиме SDRAM.

· Биты 6:3 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

· Бит 2 - SDSREN: разрешение саморегенерации SDRAM

После записи единицы в данный бит, контроллер EBI отправит в SDRAM команду саморегенерации. Для выхода из режима саморегенерации в данный бит необходимо записать нуль.

· Бит 1:0 SDMODE[1:0]: режим SDRAM

Данные биты задают режим доступа к SDRAM в соответствии с таблицей 24.20.

Таблица 24.20. Режим SDRAM

SRMODE[1:0]	Групповая конфигурация	Описание
	NORMAL	Нормальный режим. Доступ к SDRAM дешифрируется обычным образом.
	LOAD	Режим загрузки. Во время доступа к SDRAM модуль EBI вводит команду "Load Mode Register"
	-	(резерв)
	-	(резерв)

BASEADDR - регистр базового адреса выбора микросхемы

Бит
+0x02 +0x03	BASEADDR[15:12] - - - - BASEADDR[23:16]	BASEADDRL BASEADDRH
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 15:4 - BASEADDR[23:12]: базовый адрес выбора микросхемы

Базовый адрес - начальный адрес адресного пространства выхода выбора микросхемы. Данная настройка совместно со значением регистра размера адресного пространства ASIZE из регистра CTRLA задает адресное пространство для выхода выбора микросхемы.

· Биты 3:0 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевым значением.

Обзор регистров модуля EBI

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	CTRL	SDMODE[1:0]	LPCMODE[1:0]	SRMODE[1:0]	IFMODE[1:0]
+0x01	SDRAMCTRLA					SDCAS	SDROW	SDCOL[1:0]
+0x02	(резерв)	-	-	-	-	-	-	-	-
+0x03	(резерв)	-	-	-	-	-	-	-	-
+0x04	REFRESHL	Мл. байт периода регенерации SDRAM
+0x05	REFRESHH	-	-	-	-	-	-	Ст. байт периода регенерации SDRAM
+0x06	INITDLYL	Мл. байт времени инициализации SDRAM
+0x07	INITDLYH	-	-	Ст. байт времени инициализации SDRAM
+0x08	SDRAMCTRLB	MRDLY[1:0]	ROWCYCDLY[2:0]	RPDLY[2:0]
+0x09	SDRAMCTRLC	RWDLY[1:0]	ESRDLY[2:0]	ROWCOLDLY[2:0]
+0x0A	(резерв)	-	-	-	-	-	-	-	-
+0x0B	(резерв)	-	-	-	-	-	-	-	-
+0x0C	(резерв)	-	-	-	-	-	-	-	-
+0x0D	(резерв)	-	-	-	-	-	-	-	-
+0x0E	(резерв)	-	-	-	-	-	-	-	-
+0x0F	(резерв)	-	-	-	-	-	-	-	-
+0x10	CS0	Адрес смещения регистров управления выходом CS0
+0x14	CS1	Адрес смещения регистров управления выходом CS1
+0x18	CS2	Адрес смещения регистров управления выходом CS2
+0x1C	CS3	Адрес смещения регистров управления выходом CS3