Ctrlb - регистр управления в модуля usart

Бит
+0x04	- - - RXEN TXEN CLK2X MPCM TXB8	CTRLB
Чтение/запись	Чт.	Чт.	Чт.	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

· Биты 7:5 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

· Бит 4 - RXEN: разрешение работы приемника

Запись единицы в данный бит разрешает работу приемника USART. После разрешения работы, приемник перекрывает нормальную работу порта на линии RxD. Отключение приемника приводит к опустошению приемного буфера и делает недействительными флаги FERR, BUFOVF и PERR.

· Бит 3 - TXEN: разрешение работы передатчика

Запись единицы в данный бит разрешает работу передатчика USART. После разрешения работы, передатчик перекрывает нормальную работу порта на линии TxD. Отключение передатчика (запись нуля в бит TXEN) вступит в силу только тогда, когда завершатся выполняющаяся и подготовленная передачи, т.е. когда в сдвиговом регистре передатчика и буферном регистре передатчика не окажется данных для передачи. После отключения, передатчик более не перекрывает линию TxD порта ввода-вывода.

· Бит 2 - CLK2X: разрешение удвоенной скорости

Запись единицы в данный бит снижает коэффициент деления скорости с 16 до 8, что приводит к удвоению скорости в асинхронных режимах работы. В синхронном режиме данный бит не оказывает никакого влияния и в него всегда необходимо записывать нулевое значение. Данный бит также должен быть равен нулю при работе в асинхронном режиме совместно с модулем IRCOM.

Данный бит не используется в режиме ведущего SPI.

· Бит 1 - MPCM: режим мультипроцессорной связи

С помощью данного бита можно активизировать режим мультипроцессорной связи. Если в бит MPCM записать единицу, приемник USART будет игнорировать все входящие посылки, которые не содержат информацию об адресе. Настройка бита MPCM не влияет на работу передатчика. Более детально о работе в этом режиме см. в разделе 21.12.1 "Режим мультипроцессорной связи".

В режиме ведущего SPI данный бит не используется.

· Бит 0 - TXB8: Бит 8 передаваемых данных

В бит TXB8 необходимо записать девятый бит передаваемых данных при работе с 9-битными данными. Запись данного бита необходимо выполнить перед записью младших бит данных в регистр DATA.

В режиме ведущего SPI данный бит не используется.

CTRLC - регистр управления С модуля USART

Бит
+0x05 +0x05^(1)	CMODE[1:0] PMODE[1:0] SBMODE CHSIZE[2:0] CMODE[1:0] - - - UDORD UCPHA -
Чтение/запись	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

Прим.: 1. Для ведущего режима SPI.

· Биты 7:6 - CMODE[1:0]: режим работы USART

От данных бит зависит режим работы USART (см. таблицу 21.6).

Таблица 21.6. Настройка бит CMODE

CMODE[1:0]	Групповая конфигурация	Режим
	ASYNCHRONOUS	Асинхронный USART
	SYNCHRONOUS	Cинхронный USART
	IRCOM	IRCOM^(1)
	MSPI	Ведущий SPI

· Полное описание использования режима IRCOM см. в разделе 22 "Модуль инфракрасной связи IRCOM".

· Биты 5:4 - PMODE[1:0]: режим паритета

С помощью данных бит можно разрешить генерацию паритета и выбрать его тип в соответствии с таблицей 21.7. После разрешения генерации паритета, передатчик автоматически генерирует и передает бит паритета вместе с битами данных каждой посылки. В свою очередь, приемник, с учетом настройки PMODE, вычисляет бит паритета для принятых данных и сравнивает его с принятым значением бита паритета. Если обнаруживается несовпадение, устанавливается флаг PERR в регистре STATUS.

Данные биты не используются в режиме ведущего SPI.

Таблица 21.7. Настройка бит PMODE

PMODE[1:0]	Групповая конфигурация	Режим паритета
	DISABLED	Отключен
		(резерв)
	EVEN	Разрешен четный паритет
	ODD	Разрешен нечетный паритет

· Бит 3 - SBMODE: режим стоп-бита

Данный бит задает количество генерируемых передатчиком стоп-бит в соответствии с таблицей 21.8. Приемник данную настройку игнорирует.

В режиме ведущего SPI данный бит не используется.

Таблица 21.8. Настройка бит SBMODE

SBMODE	Стоп-бит(ы)
	1 бит
	2 бита

· Биты 2:0 - CHSIZE[2:0]: размер данных

Биты CHSIZE[2:0] задают количество бит данных в посылке в соответствии с таблицей 21.9. Данная настройка распространяется как на приемник, так и на передатчик.

Таблица 21.9. Настройка бит CHSIZE

CHSIZE[2:0]	Групповая конфигурация	Размер данных
	5BIT	5 бит
	6BIT	6 бит
	7BIT	7 бит
	8BIT	8 бит
		(резерв)
		(резерв)
		(резерв)
	9BIT	9 бит

· Бит 2 - UDORD: очередность передачи бит данных

От данного бита зависит очередность передачи бит данных. Если он равен единице, то первым будет передаваться младший бит данных. Если же он равен нулю, то первым будет передаваться старший бит данных. Данная настройка распространяется и на приемник и на передатчик. Изменение UDORD приводит к нарушению выполняющейся передачи или выполняющегося приема.

· Бит 1 - UCPHA: фаза синхронизации

От значения бита UCPHA зависит, по какому фронту XCKn, переднему (первому) или заднему (последнему), производится выборка данных. См. 21.3.5 "Генерация синхронизации для шины SPI".