Технологічні процеси виробництва МДН ІМС



Мы поможем в написании ваших работ!


Мы поможем в написании ваших работ!



Мы поможем в написании ваших работ!


ЗНАЕТЕ ЛИ ВЫ?

Технологічні процеси виробництва МДН ІМС



 

Основним елементом більшості сучасних інтегрованих мікросхем (цифрових і аналогових) є польовий транзистор (рис. 1.24) із ізольованим заслоном типу метал – діелектрик – напівпровідник (МДНПТ - MISFET), який може виконувати функції як резистора, так і конденсатора. Якщо ізоляцію заслону в силіцієвих ІМС виконують діоксидом силіцію, то такі ІМС позначають МОН (MOS) (метал – оксид - напівпровідник) ІМС, якщо - складним діелектриком, що включає оксид та нітрид силіцію, то позначають МДН ІМС.

Двадцять років тому інтегровані мікросхеми рівною мірою створювали як на польових, так і біполярних транзисторах, але швидкий прогрес у науці і технології дозволив створити високотехнологічні наномініатюрні МДН інтегровані транзистори, які за своїми параметрами значно перевершили біполярні і стали визначати прогрес мікроелектроніки.

Основні технологічні досягнення сучасних МДН ІМС пов’язані з їх цифровим застосуванням для створення великих (ВІС) і надвеликих (НВІС) інтегрованих мікросхем. Для виробництва ВІС і НВІС стає виправданим застосування складних і дорогих методів виготовлення, за яких досягають значного збільшення швидкості роботи мікросхем і щільності упакування, а розсіювана потужність зменшується.

Базова структура МОНПТ, запропонована ще в 1960 році, залишається практично незмінною і донині. На поверхні напівпровідникової пластини силіцію високотемпературним оксидуванням створюють тонкий шар діоксиду силіцію, на який осаджують метал чи інший матеріал з доброю провідністю. Така тришарова структура (рис. 1.24) і дала назву транзисторові - Метал-Оксид-Напівпровідник (МОН). Електрод, розміщений над діоксидом силіцію, називають заслоном. У перших розробках ІМС для заслону транзисторів використовували алюміній, для сучасних МДН транзисторів такими матеріалами є високолегований полікристалічний силіцій, вольфрам, молібден і ін. Під заслоном у приповерхневому шарі напівпровідника в процесі виробництва або в процесі функціонування створюють канал, який з’єднує між собою дві області одного типу провідності, які називають витоком і стоком. Процесами створення або переривання каналу керує заслін транзистора.

До областей витоку і стоку формують омічні контакти, через які подають електричну напругу на транзистор. Якщо канал під заслоном створено, то через нього протікає струм транзистора. Поверхню кристалу для захисту від зовнішніх впливів покривають товстим шаром діелектрика.

На рис. 1.24 зображено p – канальний МДН транзистор, у якого заслін виконано із полікристалічного силіцію з високим рівнем легування акцепторною домішкою. Області витоку і стоку самосуміщені із заслоном, а поверхня транзистора захищена діоксидом силіцію.

Відстань між витоком і стоком називають довжиною каналу транзистора. Це важливий параметр, який визначає розміри транзистора, ступінь інтеграції, швидкодію і енергоспоживання мікросхеми. Із зменшенням довжини каналу зменшуються геометричні розміри транзисторів, площа кристала, паразитні ємності, зростає швидкодія і знижується енергоспоживання мікросхеми.

У сучасних транзисторів довжина каналу менша, ніж довжина заслону. Тому довжина заслону нині стала важливим конструкцівним параметром, що визначає прогрес у зменшенні розмірів транзисторів і збільшенні ступеня інтеграції мікросхем. За останні 30 років довжину заслону транзистора зменшили в 200 разів, - з 10 мкм на початку 70-х років милого століття до 50 нм у 2006 році. Мінімальні розміри елементів будуть продовжувати швидко зменшуватися і до 2012 року досягнуть 30 нм. Прогрес у зменшенні розмірів елементів мікросхем дозволив реалізувати масове виробництво мікропроцесорів Intel Pentium 4 з тактовою частотою більше 2,5 ГГц на МОН транзисторах з довжиною каналу 60 нм і товщиною підзаслінного діоксида силіцію 1,5 нм. Нині комерційно доступною є технологія з мінімальними горизонтальними розмірами елементів 0,13 мкм.

Кожен технологічний крок у напрямку зменшення розмірів елементів ІМС викликає багато проблем у конструюванні і виробництві, які доводиться вирішувати для забезпечення теоретично прогнозованих характеристик транзистора. Будь - яке поліпшення одних параметрів призводить до погіршення інших, причому зі зменшенням розмірів взаємний вплив параметрів стає усе сильним.

У технології виготовлення МДН ІМС реалізується самоізоляція МДНПТ, тому відсутні спеціальні технологічні операції ізоляції, спрощується технологія виготовлення, зменшуються розміри МДНПТ, збільшується ступінь інтеграції. Однак при зменшенні розмірів транзисторів і відстаней між ними необхідність ізоляції стає актуальною, тому більшість сучасних технологічних процесів виготовлення МДН ІМС використовують для створення ізолювальних областей технології локального оксидування і технології ізоляції глибокими ізолювальними канавками або їх комбінації.

Внутрішні з'єднання виконують мідною або алюмінієвою металізацією, високолегованими дифузійними провідниковими областями в силіції, полікристалічними високолегованими силіцієвими провідниками та ін. Кількість шарів металізації сучасних МДН ІМС наближається до десяти, виготовлення яких є складною технічною і технологічною проблемою.

Відповідальною ТО виготовлення МДН ІМС є створення діелектричного шару під заслоном, який повинен мати високу електричну міцність і відносну діелектричну проникність, мінімальну величину і стабільність заряду.

Залежно від типу електропровідності каналу МДНПТ поділяють на n – канальні і p – канальні. Тому базовими технологіями виробництва МДН мікросхем є технологічні процеси виготовлення МДН ІМС із каналами n – або p – типу. Комплементарні МДН (КМДН) мікросхеми об’єднують у одній структурі МДН транзистори із каналами обох типів провідності. Базові технологічні процеси їх виготовлення включають основні ТО виробництва як n – канальних, так і p – канальних мікросхем. В ІМС використовують МДНПТ з убудованими і індукованими каналами, що вносить деякі різновиди в технологічні схеми ТП.

Технологічні процеси виготовлення МДН ІМС класифікують за типом МДНПТ, типом ізоляції транзисторів, матеріалом напівпровідникової основи, заслону та підзаслінного діелектрика і способом створення основних областей МДН - структур. Для виготовлення МДН ІМС найчастіше застосовують наступні типові технологічні процеси: самосуміщена товстооксидна технологія; самосуміщена технологія з використанням йонного легування; LOCOS – технологія; ізопланарна технологія; V - технологія; технологія “силіцій на сапфірі” (СНС); технологія “силіцій на діелектрику” (СНД) та ін.

 

1.3.1. Технологічні процеси виробництва p-канальних мікросхем

 

Першими у виробництві були освоєні інтегровані мікросхеми з каналом p -типу. Тому p - канальна технологія розвивалася першою і стала основою для розвитку інших. Першість у розвитку p - канальної технологія обумовлена тим, що вона дозволяє просто керувати поверхневими властивостями оксидованого силіцію. Типові виробничі зміни густини поверхневих станів, які у p – канальних транзисторів призводять до змінювання порогової напруги, часто бувають достатніми для перетворення n – канальних транзисторів із індукованим каналом у транзистори із убудованим каналом. Хороша повторюваність електричних характеристик транзисторів із індукованими p –каналами стала основою для розроблення на початку 60 – х років минулого століття цифрових інтегрованих мікросхем.

У процесі удосконалення було розроблено декілька варіантів базової технології виготовлення p – канальних мікросхем:

- базова товстооксидна високопорогова технологія з алюмінієвими заслонами;

- товстооксидна низькопорогова технологія з алюмінієвими заслонами;

- товстооксидна низькопорогова технологія із легуванням пасивних областей ;

- товстооксидна низькопорогова технологія із обмежувачами каналу (охоронними кільцями;

- товстооксидна низькопорогова технологія створення структур типу метал – нітрид - оксид – напівпровідник;

- товстооксидна низькопорогова технологія з використанням йонного легування;

- товстооксидна низькопорогова технологія із самосуміщенням заслону і областей стоку і витоку;

- товстооксидна низькопорогова технологія із самосуміщенням полікристалічного силіцієвого заслону; і ін.

Під товстим діелектриком розуміють не шар діоксиду силіцію над пасивними областями пластини, а шар діелектрика (діоксиду силіцію) над областями p – типу.

Спочатку використовували силіцієві пластини з кристалографічною орієнтацією поверхні (111). За такої орієнтації поверхні при створенні підзаслінного діелектрика в перехідному шарі Si – SiO2 виникає велика густина поверхневих станів (5×1015 м-2). Заряд, що виникає в SiO2, робить основний внесок у величину порогової напруги транзистора, яка знаходиться у межах від 3 до 6 В. Тому така технологія була названа високопороговою.

Для зменшення порогової напруги МДН транзисторів використовують силіцієві пластини з орієнтацією (100), у яких густина поверхневих станів у перехідному шарі Si – SiO2 рівна 9×1014 м-2 і порогова напруга буде меншою. Технологія виготовлення ІМС на пластинах із орієнтацією (100) називається низькопороговою.

1. Базова товстооксидна високопорогова p – канальна технологія із алюмінієвими заслонами. Технологічний процес виготовлення МДН мікросхем розділяють на дві частини: виготовлення кристала і складання мікросхем. Схему технологічного процесу виготовлення кристала МДН мікросхеми зображено на рис. 1.25 на прикладі найскладнішого елемента – МДН транзистора.

Вихідним матеріалом для виробництва p - канальних ІМС є високоякісні пластини силіцію n - типу провідності із кристалографічною орієнтацією поверхні (111) і питомим опором (3 – 6)×10-2 Ом м. Вибір питомого опору силіцієвих пластин визначають з урахуванням компромісу між бажанням мати тонкі області просторового заряду навколо p – n – переходів, за яких транзистори займатимуть мінімальну площу, і необхідністю підтримувати на достатньо високому рівні напруги пробивання переходів.

Виконують перше оксидування поверхні. Після якісного очищення на поверхні пластини термічно вирощують високоякісну суцільну плівку діоксиду силіцію товщиною 0,15 - 0,5 мкм (рис. 1.25, а). Плівка діоксида силіцію захищає поверхню напівпровідникової пластини від забруднення сторонніми домішками і забезпечує можливість проведення локальної дифузії. Оксидування поверхні виконують у напівзакритому об’ємі у спеціальних печах, які називають дифузійними. Температуру процесу підтримують з високою точністю ± 0,1 оС.

Проводять першу фотолітографію. На поверхню пластини пульверизацією або іншим методом наносять шар фоточутливої емульсії, яку називають фоторезист. Плівку висушують і виконують фотоекспонування фоторезисту через фотошаблон. Фотошаблон є оптично контрастним зображенням одного топологічного шару мікросхеми в масштабі 1:1. При наступному проявленні фоторезисту, яке виконують у відповідних проявниках, на поверхі пластини виникає рельєфне зображення топологічного шару мікросхеми. Якщо використовують позитивний фоторезист, то отримують пряме зображення рисунка на фотошаблоні, якщо використовують негативний фоторезист – зворотне зображення. Виконують повторне термооброблення фоторезистної маски для завершення полімеризації фоторезисту. Зображення топологічного шару, виконане у фоторезисті переносять на діоксид силіцію. Для перенесення зображення використовують розчин фтористоводневої кислоти (HF) і фтористого амонію (NH4F), у який заглиблюють пластини. Діоксид силіцію видаляється із поверхні пластини незахищеної фоторезистною маскою. Процес продовжують до повного видалення SiO2. У суцільній плівці діоксиду силіцію відкривають вікна для проведення локальної дифузії бору (рис. 1.25, б). Ця маска визначає розміщення областей стоку та витоку МДН-транзистора і підоксидних тунелів для виконання міжз’єднань провідників. Першу фотолітографію виконують із високою точністю, оскільки вона визначає відстань між витоком і стоком, тобто - фотолітографічну довжину каналу . Із поверхні пластини знімають фоторезист.

Через відкриті вікна в захисному шарі діоксиду силіцію виконують локальну дифузію бору. Дифузію бору проводять у дві стадії. На першій стадії дифузії за температури 900 - 1100 оС з твердих, рідких або газових джерел (B2O3, BBr3, B2H6 і ін.) у приповерхневий шар напівпровідника через відкриті вікна вводять дозовану кількість акцепторної домішки (рис. 1.25, в). Концентрація введеної домішки залежить від температури і тривалості процесу дифузії. Процес виконують у дифузійних печах. Газоподібні і рідкі дифузанти вводять у піч, використовуючи інертний газ як транспортний. Разом із дифузантами у піч вводять кисень або пари води. У такій складній атмосфері на першій стадії бору на поверхні пластини утворюється боросилікатне скло, яке є джерелом бору. Після першої стадії бору із поверхні пластини у розчині фтористоводневої кислоти видаляють боросилікатне скло. Виконують хімічне очищення пластини.

Другу стадію дифузії бору виконують за високої температури (1000 – 1200 оС) в окислювальній атмосфері. На поверхні пластини вирощують діоксидну плівку, яка виконує функції віддзеркалюючої межі для домішки із пластини. Одночасно відбувається перерозподілення легуючої домішки в силіції і нарощування захисного шару діоксиду силіцію на всій пластині, в тому числі і над p-областями. Товстий шар захисного діоксиду силіцію можна також нанести на поверхню пластини хімічним осаджуванням, але перед цим необхідно обов’язково виростити тонкий шар діоксида силіцію. Незалежно від способу утворення оксидного шару на поверхні пластини його товщина має бути 1...1,5 мкм (рис. 1.25, г).

Виконують другу фотолітографію. На цій технологічній операції повністю видаляють діоксид силіцію з областей під майбутнім заслоном і з місць розміщення контактів до p-областей витоку і стоку. Фотолітографію виконують так, як на попередньому етапі. Але тепер важливо точно сумістити другий фотошаблон із уже створеною структурою на пластині. Оскільки для забезпечення функціонування МДН транзистора необхідно, щоб шар діелектрика під заслоном перекривав область каналу від витоку до стоку, суміщення заслону із областями витоку і стоку необхідно виконати точно. Допуск на несуміщення залежить від допустимого перекриття заслоном витоку і стоку і величини бокової підоксидної дифузії при створенні витоку і стоку. Перекриття заслоном витоку і стоку призводить до виникнення паразитних ємностей заслін – витік і заслін стік, які є паразитними і зменшують швидкодію транзистора. Тому допуск на несуміщення залежить від бокової дифузії, яка для типового процесу складає 2 – 3 мкм. Урахувавши вище сказане, вікно під заслін розміщують таким чином, щоб зменшити перекриття заслоном областей витоку та стоку (рис. 1.25, д). Із поверхні пластини видаляють фоторезист.

Оксидування областей під заслонами. Відразу після видалення товстого оксиду в місцях розміщення заслонів проводять операцію оксидування. Вирощують тонкий шар діоксида силіцію (100 – 150) нм в атмосфері сухого кисню. Оскільки на цій операції на межі силіцій - діоксид силіцію виникає заряд , що вирішально впливає на величину порогової напруги МДН транзистора, необхідно на ній забезпечити високу повторювальність результатів за (рис. 1.25, е).

Виконують третю фотолітографію, видаляють тонку оксидну плівку з контактних вікон до областей стоку й витоку (рис. 1.25, є). Знімають фоторезистну маску і виконують очищення пластини.

На поверхню пластини у вакуумі наносять суцільний шар металу. Найчастіше для металізації використовують алюміній. Товщина плівки (рис. 1.25, ж). Проводять четверту фотолітографію, виконують формотворення провідників і контактних площинок (рис. 1.25, з). Від точності і розрізнювальної здатності фотолітографії на цій технологічній операції залежить щільність розміщення елементів на кристалі і їх число. Допуск на перекриття в фотошаблоні розраховують так, щоб усі області тонкого підзаслінного діоксиду були повністю перекриті металом.

Для захисту поверхні кристалу від механічних ушкоджень на пластину хімічним осаджуванням наносять шар діоксиду силіцію. Виконують п’яту фотолітографію, відкривають вікна в SiO2 над зовнішніми контактними площинками кристалу, до яких на наступних технологічних операціях будуть приєднувати виводи.

Складання та випробування МДН мікросхем після закінчення виробничого циклу виготовлення кристала виконують так, як і в інших напівпровідникових мікросхемах. Крім цього необхідно урахувати дві важливі особливості: необхідність захисту МДН ІМС від ураження статичним електричним зарядом; необхідність у спеціалізованому випробувальному обладнанні, особливо для НВІС.

Для захисту мікросхем від ураження статичним зарядом виконують заземлення всього обладнання оброблення і складання. На всіх операціях, крім випробувань, з’єднують між собою всі виводи корпуса схеми, оператори обладнання працюють із заземлювальними браслетами на руках і ін. Ці заходи зменшують ймовірність пошкодження тонкого діоксиду силіцію під заслонами МДН транзисторів.

Після закінчення повного циклу виготовлення кристала всі кристали інтегрованих мікросхем на пластинах проходять випробування на функціонування. Непрацюючі мікросхеми маркують фарбою (на кристалі ставлять кольорову точку) і відбраковують після розділювання пластин на окремі кристали. Функціонально придатні кристали мікросхем проходять візуальний контроль під мікроскопом із великим збільшенням для відбракування кристалів із дефектами. Відбраковують кристали, у яких виявлені дефекти фотомаскування, механічні дефекти і забруднення. Відбраковують кристали із завуженими або широкими провідниками і p – областями або кристали з дефектами металізації заслону і областей витоку і стоку і ін.

Придатні кристали поступають на технологічну операцію монтажу кристала на основу корпуса або вивідну рамку. Кристали орієнтують відносно контактних площинок корпуса або рамки і припаюють спеціальними припоями, приклеюють провідними компаундами і клеями. Так реалізують жорстке кріплення кристалів до корпуса.

На наступній ТО зовнішні контактні площинки кристала з’єднують із виводами корпуса. Монтаж виконують алюмінієвими або золотими провідниками ультразвуковим паянням або термокомпресійним зварюванням. Після перевірки вірності і якості з’єднань корпус герметизують. Герметизацію корпуса реалізують, як правило, в атмосфері інертного газу. Після складання над корпусом проводять серії механічних випробувань.

І на завершення виробничого циклу проводять електричні випробування на постійному струмі і повні функціональні випробування. Мікросхеми, які витримали електричні випробування, надсилають споживачам.

Описаний процес виробництва p – канальних мікросхем є самим простим і тому самим легким для розуміння. Хоча нині перевагу віддають n – канальним мікросхемам, p – канальні широко використовуються і мають свої області застосувань.

Весь процес виготовлення мікросхем за представленою технологією займає біля 30 днів і складається приблизно із 60 технологічних операцій. Такий технологічний процес має менше ТО, ніж ТП виготовлення біполярних інтегрованих мікросхем, але сучасні ТП виготовлення МДН мікросхем за складністю не поступаються ТП виготовлення біполярних мікросхем. Якщо при виготовлені МДН мікросхем необхідно як мінімум чотири фотошаблони (рис. 1.25), то для біполярних – не менше шести (рис. 1.2).

Нині для виробництва МДН мікросхем використовують 10 – 12 фотошаблонів, а при виготовленні біполярних – 12 – 16, тому забезпечення необхідної точності суміщення топологічних шарів в сучасних ТП є досить складною проблемою. Навіть при збільшенні точності суміщення кількість дефектних кристалів зростає.

2. Товстооксидна низькопорогова технологія із алюмінієвими заслонами. Значним кроком у розвитку p – канальної технології стало розроблення технологічного процесу виготовлення мікросхем із низькою пороговою напругою МДН транзисторів. У перших розробках ТП використовували силіцій із кристалографічною орієнтацією поверхні (111). Використовуючи базову товстооксидну технологію, викладену вище (рис. 1.25), але застосувавши силіцій з кристалографічною орієнтацією поверхні (100) досягли значення порогової напруги В. Розглянемо вплив кристалографічної орієнтації пластини на величину порогової напруги.

Порогову напругу на заслоні UGST для створення умов сильної інверсії визначають за виразом:

 

,   (1.1)

 

де потенціал метал – напівпровідник; - поверхневий потенціал; - густина заряду в оксидному шарі перехідної області Si – SiO2 ; - густина заряду в ОПЗ напівпровідникової основи; - питома ємність підзаслінного діелектрика.

Значення залежить від матеріалу заслону (алюміній) і рівня легування пластини

 

, (1.2)

 

де - потенціал Фермі в напівпровіднику n – типу провідності, а - концентрація легуючої донорної домішки в пластині; - тепловий потенціал; м-3 – концентрація електронів у власному напівпровіднику.

Поверхневий потенціал залежить від рівня легування пластини донорною домішкою

 

. (1.3)

 

Густина заряду в перехідній області Si – SiO2 визначально залежить від кристалографічної орієнтації пластини і умов оксидування.

Густина заряду в області просторового заряду залежить від рівня легування пластини. Можливий діапазон змінювання концентрації донорної домішки в пластині обмежений практично допустимими пробивними напругами переходів і розмірами транзисторів. Тому для товстооксидної технології із алюмінієвими заслонами слабко впливає на порогову напругу . Такою ж слабкою є залежність і від концентрації донорної домішки в пластині і їх впливом на порогову напругу МДН транзистора за певних умов можна нехтувати.

Для силіцію з кристалографічною орієнтацією пластини (100) щільність поверхневих станів у перехідному шарі Si – SiO2 складає 9×1014 м-2 в той час як для орієнтації (111) м-2 . Тому щільність заряду в діоксиді силіцію для орієнтації (111)

 

Кл/м2 , (1.4)

 

а для орієнтації (100)

 

Кл/м2 . (1.5)

 

Якщо прийняти, що концентрація донорної домішки в пластині м-3 , а товщина підзаслінного діелектрика мкм, то В, = - 0,309 В, = - 0,582 В, = 1,476×10-4 Кл/м2 , Ф/м2 . Порогова напруга для силіцію із кристалографічною орієнтацією (100) - 1,83 В, а для орієнтації (111) – 3,95 В, тобто приблизно на 2,1 В більша. Тому технологія на пластинах силіцію з кристалографічною орієнтацією (100) була названа низькопороговою.

Схема технологічного процесу виготовлення p – канальних МДН інтегрованих мікросхем зображена на рис. 1.25.

3. Товстооксидна низькопорогова технологія із легуванням пасивних областей. Із зстосуванням силіцію з орієнтацією (100)досягли зменшення порогової напруги МДН транзистора, але одночасно зменшилась паразитна порогова напруга діоксиду силіцію над пасивними областями основної структури ( В). Для багатьох застосувань МДН транзисторів таке зменшення паразитної порогової напруги є небажаним. І з метою збільшення порогової напруги стали збільшувати товщину діоксиду силіцію над пасивними областями до 2 мкм, що вирішувало проблему.

Одночасно в процесі удосконалення базової технології розробили декілька схем ТП, що збільшували значення паразитної порогової напруги діоксиду силіцію над пасивними областями. Однією із них є технологія легування пасивних областей.

Для збільшення паразитної порогової напруги діоксиду силіцію над пасивними областями необхідно збільшувати рівень легування пасивних областей. Схема такого технологічного процесу зображена на рис. 1.26. Основою інтегрованих мікросхем є силіцій n – типу провідності з орієнтацією (100). На поверхні пластини термічним оксидуванням нарощують діоксидну плівку. Виконують першу фотолітографію і відкривають вікна в діоксиді силіцію на поверхні кристала за винятком заслонів і p - областей майбутніх транзисторів (рис. 1.26, а). Із поверхні пластини знімають фоторезистну маску і виконують хімічне очищення.

Через маску із діоксиду силіцію проводять локальну дифузію донорної домішки. Як дифузант використовують стибій, який має малий коефіцієнт дифузії і на наступних високотемпературних ТО не буде відбуватись помітного перерозподілення домішки. В процесі дифузії контролюють концентрацію домішки в областях, яка повинна лише трошки перевищувати рівень легування пластини. Дифузію виконують у дві стадії. Другу стадію виконують із віддзеркалюючим шаром діоксиду силіцію на поверхні. На поверхні пластини нарощують товстий діоксид силіцію. За таких умов паразитна порогова напруга діоксиду збільшиться, а напруга пробивання p – n – переходів лише трошки зменшиться (рис. 1.26, б).

Виконують другу фотолітографію, відкривають вікна в товстому діоксиді для проведення дифузії областей витоку і стоку (рис. 1.26, в). Дифузією акцепторної домішки через відкриті вікна в SiO2 створюють області витоку і стоку із одночасним нарощуванням у вікнах діоксидного шару (рис. 1.26, г). На наступних ТО проводять перетворення подібні до розглянутих у базовій технології, а саме : відкривають вікна під заслони і контакти до областей витоку і стоку, термічним оксидуванням нарощують підзаслінний діелектрик, повторно відкривають вікна для контактів до витоку і стоку, виконують металізацію пластини і систему комутаційних провідників. Наносять захисний шар діоксиду силіцію і відкривають вікна над зовнішніми контактними площинками. Із збільшенням концентрації донорної домішки в пасивних областях кристала зростають усі складові виразу (1.1) окрім . Паразитна порогова напруга товстого діоксиду зросте до значень (20 – 25) В. Реалізація такої технології вимагала високої точності виконання дифузії донорної домішки в основу.

4. Товстооксидна низькопорогова технологія із обмежувачами каналу (охоронними кільцями). У цій технології вирішуються питання обмеження паразитних каналів, які можуть утворюватися навколо областей p –типу. Для запобігання утворення паразитних каналів у пасивних областях навколо транзисторів використовують додаткову дифузію донорної домішки, яку проводять у локальні області, що не контактують із областями витоку і стоку і тому не виникає проблеми зменшення напруги пробивання p – n – переходів. Схема технологічного процесу зображена на рис. 1.27. Вузькі локальні області легують у основному фосфором до високого рівня концентрацій, але відстань між ними і областями p –типу транзистора збільшують для запобігання змикання областей p – і n – типу між собою.

Спочатку за схемою базової товстооксидної технології створюють області витоку і стоку (рис. 1. 27, а), після виконують фотолітографію, відкривають вікна у товстому діоксиді силіцію для створення охоронних кілець (рис. 1. 27, б). Через відкриті вікна проводять дифузію донорної домішки (рис. 1. 27, в). Створені замкнені області n – типу навколо транзисторів є охоронними кільцями. На наступних ТО відкривають вікна і термічним оксидуванням створюють підзаслінний діелектрик, відкривають вікна під контакти до областей транзистора, проводять металізацію і формотворення провідників (рис. 1. 27, г).

Технологія із охоронними кільцями простіша, ніж технологія із легуванням пасивних областей, але досить великі відстані між охоронними кільцями і областями витоку і стоку збільшують розміри схеми.

Розглянуті два останні варіанти технологічних процесів (із легуванням пасивних областей і охоронними кільцями) складніші від двох перших додатковими технологічними операціями маскування і дифузії.

5. Товстооксидна низькопорогова технологія створення структур типу метал – нітрид - оксид – напівпровідник (МНОН). Технологічний процес створення МНОН структур ставив за мету розроблення технології виготовлення МДН p – канальних мікросхем на силіції із кристалографічною орієнтацією (100) із низькою пороговою напругою МДН транзисторів і високою паразитною напругою діоксиду силіцію. Структура МНОН транзистора зображена на рис. 1. 28. У базову структуру підзаслінного діелектрика внесено зміни. До звичайного шару діоксиду силіцію додано шар нітриду силіцію Si3N4 . Оскільки відносна діелектрична проникність нітриду силіцію більша, ніж відносна діелектрична проникність діоксиду силіцію, то питома ємність складного діелектрика буде більшою, ніж діоксиду силіцію. Із рівняння порогової напруги випливає, що збільшення питомої ємності призводить до зменшення порогової напруги . Використання підзаслінного діелектрика з великою відносною діелектричною проникністю було єдиною можливістю збільшити питому ємність, оскільки товщину діелектрика вибирають мінімальною, обмеженою технологічними можливостями створення плівки стійкої проти розрядів статичного заряду. Для створення тонких і однорідних нітридних плівок розробили метод його хімічного осаджування із газової фази. Повністю замінити діоксид силіцію нітридом силіцію в підзаслінному діелектрику не вдалося, оскільки в процесі функціонування відбувалося зміщення порогової напруги, викликаної захоплюванням носіїв заряду на межі між силіцієм і нітридом силіцію. Дослідження показали, що явище зміщення порогової напруги можна виключити, якщо на поверхні силіцію перед осаджуванням нітриду силіцію виростити тонкий шар діоксиду силіцію. Для запобігання явища накопичення заряду на межі між оксидом силіцію і нітридом силіцію товщину діоксиду силіцію в структурі МНОН вибрали більшою товщини нітриду силіцію (наприклад, товщина діоксиду – 60 нм, а товщина нітриду силіцію – 40 нм).

Технологія МНОН дозволила отримати низькі порогові напруги p – канальних МДН транзисторів В при збереженні високих паразитних порогових напруг діоксида з кристалографічною оріентацією силіцію (111).

Оскільки питома ємність підзаслінного діелектрика збільшилась, то важливий параметр транзистора коефіцієнт провідності теж збільшився. Крім того, введення в підзаслінний діелектрик нітриду силіцію виконує захисну функцію від проникнення йонів лужних елементів.

Покращення електричних параметрів МНОН мікросхем досягнуто застосуванням додаткових технологічних операцій, пов’язаних із нанесенням і видаленням нітриду силіцію.

6. Товстооксидна низькопорогова технологія з використанням йонного легування. Розвиток технології йонного легування відкрив нові напрямки керування пороговою напругою. Застосовуючи технологічну операцію йонного легування, можна локально підвищувати або зменшувати рівень легування пластини. Для досягнення цієї мети всю поверхню пластини захищають маскою із металу або фоторезисту окрім областей куди повинен проникнути йонний потік.

Технологія йонного легування дозволяє отримувати низьку порогову напругу на “високопороговому” силіції (111). Схема технологічного процесу виготовлення p – канальних мікросхем повторює всі технологічні операції базової технології до фотолітографії, призначеної для відкривання контактних вікон (рис. 1.25, е). Далі виконують імплантацію йонів бора. Йони бора проникають крізь тонкий діоксид силіцію у підзаслінну область каналів транзистора і компенсують донорну домішку (рис. 1.29). Цією технологічною операцією регулюють у необхідних межах рівень легування донорною домішкою областей каналів транзисторів і порогову напругу. Оскільки інші області закриті товстим шаром діоксиду силіцію, йони бора там не досягають поверхні пластини.

Дозу йонів, необхідну для отримання низьких значень порогової напруги в силіції з оріентацією (111) розраховують з використанням рівняння порогової напруги. Якщо необхідно отримати порогову напругу – 2 В, то із прикладу , розглянутому вище (1.1), можемо записати:

 

,   (1.6)
,  
Кл/м2.  

 

Заряд у області просторового заряду каналу повинен бути від’ємним і відповідати результуючій концентрації носіїв p – типу. Оскільки для пластини із концентрацією донорної домішки м-3 , заряд Кл/м2 , то при йонному легуванні необхідно отримати результуючу густину заряду:

 

Кл/м2 . (1.7)

 

За відомого значення імплантованої густини заряду розраховують дозу легування. Оскільки не всі йони в силіцієвій пластині займуть вузли кристалічних граток і стануть активними, то доза імплантації повинна бути трохи більшою.

Аналіз викладеного створює враження, що легування домішкою p – типу області каналу повинно створити убудований канал. Результуюча густина носіїв залежить не тільки від густини розподілення домішки, але і від поверхневого потенціалу і заряду поверхневих станів. Якщо проаналізувати всі складові, то за відсутності напруги на заслоні, область каналу залишатиметься n –типу.



Последнее изменение этой страницы: 2016-04-23; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.233.219.62 (0.019 с.)