Технологічні процеси виробництва комплементарних МДН - мікросхем

 

Комплементарні МДН (КМДН) – мікросхеми відрізняються від n – і p - канальних мікросхем своєю особливою схемотехнікою, яка створюється на n – і p - канальних транзисторах із індукованими каналами (рис. 1.44, а). Схемотехніка КМДН – мікросхем є енергоощадливою, дає можливість спростити схемотехніку систем і отримати кращі електричні параметри. Проте, оскільки на напівпровідниковій основі одного типу провідності необхідно створити n - і p - канальні транзистори, то КМДН - технологія є складнішою, ніж попередньо розглянуті технології МДН - типу. Комплементарні структури створюють у слабколегованому епітаксійному шарі p – типу, нарощеному на сильнолегованій основі p – типу. Структури транзисторів подібні до розглянутих вище.

У перших варіантах КМДН – мікросхем використовували металеві заслони, а головною перевагою таких схем перед n – канальними була мала споживана потужність. n – Канальні МДН – мікросхеми мали більшу швидкодію, а для їх виготовлення використовували менше технологічних операцій, відсоток їх виходу в виробництві був вищий, а вартість з розрахунку на одну схемну функцію менша. Тому до середини 70 – х років КМДН – мікросхеми широко використовували у пристроях елементного живлення.

Перехід на силіцієві заслони з використанням йонної імплантації дозволив створити надвеликі інтегровані схеми, які за складністю наблизились і навіть перевищили n – канальні МДН – мікросхеми. Нині, коли менша споживана потужність відіграє визначальну роль при створенні великих систем, такі недоліки КМДН – мікросхем, як менша швидкодія і більша кількість технологічних операцій відходять на другий план.

Найвідповідальнішим етапом у виготовленні КМДН - мікросхем є створення кишень p -типу для n -канальних транзисторів, або n - типу для p - канальних транзисторів. Серед багатьох КМДН – технологій найбільше розповсюдження отримала технологія з кишенями p – типу, оскільки для її реалізації необхідна менша кількість технологічних операцій. Технологія з кишенями n - типу сумісна із технологією виробництва n – канальних МДН - мікросхем із силіцієвими заслонами. Технологія з кишенями p – типу забезпечує кращу симетрію параметрів n - і p - канальних транзисторів, технологія з кишенями n - типу забезпечує вищі робочі параметри n – канальних транзисторів.

Вибір технології залежить від багатьох факторів, у тому числі від особливостей схемотехніки. У динамічній логіці відношення кількості транзисторів одного типу до кількості транзисторів другого типу може бути великим. Ті транзистори, яких більше в схемі повинні мати вищі електричні параметри. Тому для КМДН – мікросхем, які складаються в основному із логічних схем, бажаною буде технологія з кишенями n – типу. Зроблені висновки справедливі також для динамічних запам’ятовувальних пристроїв, у яких матриці запам’ятовувальних чарунок виконані на транзисторах одного типу провідності. У КМДН – технології з кишенями n - типу n – канальні транзистори створюють у слабколегованому епітаксійному шарі p – типу, а p – канальні МДН – транзистори виконують у імплантованих кишенях n – типу. Деякі різновиди КМДН - технологій передбачають створення кишень двох типів провідності (рис. 1.44, б). Кишені створюють на велику глибину з високою точністю за умов низької концентрації легуючої домішки, оскільки від концентрації домішки залежить як величина порогової напруги, так і пробивна напруга p – n – переходів стік – основа і витік – основа МДН - транзисторів. Керування поверхневою концентрацією домішки в кишенях визначає співвідношення між пороговими напругами n - і p - канальних транзисторів. Збільшення концентрації легування приповерхневого шару кишені p - типу під областю заслону призводить до зростання порогової напруги n - канального транзистора . Оскільки таке легування виконують іонною імплантацією бору, то одночасна імплантація іонів бору у підзаслінну область кишені n - типу p - канальних транзисторів призводить до зменшення порогової напруги p - канальних транзисторів . Таким методом підганяють порогові напруги КМДН - транзисторів.

У КМДН - технології з кишенями двох типів провідності є можливість незалежно регулювати концентрацію домішки у кожній з кишень, що дозволяє вирішувати сформульовані вище проблеми і одночасно зменшувати ємності p – n - переходів стоку і витоку. У сучасних технологічних процесів виробництва кишені мають зворотний профіль легування і їх створюють йонною імплантацією (рис. 1.44, б).

Складною проблемою КМДН - технології є ізоляція n - і p – канальних транзисторів між собою для виключення можливого тиристорного ефекту. Ізоляцію виконують локальним оксидуванням і оксидними областями з глибокими канавками. Ширина канавок приблизно 1 мкм, а глибина може сягати 6 мкм (рис. 1.44, б). Іншим методом ізоляції є створення захисних кілець навколо транзисторів. Якщо перший метод ізоляції викликає ряд технологічних ускладнень, то другий - зменшує ступінь інтеграції ІМС за рахунок збільшення площі, яку займає МДН - структура.

Серед інших технологічних проблем, пов’язаних із зменшенням топологічних розмірів елементів комплементарних структур менше 1 мкм слід назвати: створення слабколегованих продовжень областей стоку (витоку); повторна планаризація поверхні; змішана йонна імплантація для створення мілких низькоомних стоків (витоків).

Нові технологічні рішення запобігання тиристорного ефекту базуються на зменшенні коефіцієнтів підсилення паразитних біполярних транзисторів, які виникають у КМДН - структурі. Для цього застосовують легування золотом, створюють на областях стоку і витоку діоди Шотткі і ін. Використання шарів силіциду титану (TiSi₂) над областями стоку (витоку) дозволяє створити переходи Шотткі. Завдяки їм, зменшується опір стоку (витоку), збільшується швидкодія транзисторів і зменшується паразитних біполярних транзисторів.

Для інтегрованих мікросхем із жорсткими вимогами щодо ізоляції структур і їх радіаційної стійкості, використовують КМДН - технологію «силіцій на сапфірі» або «силіцій на діелектрику», але вартість таких технологій більша раніше розглянутих.

Проведений аналіз дозволяє зробити висновок, що переваги КМДН - інтегрованих мікросхем за основними параметрами можуть бути досягнуті за рахунок підвищеної складності технологічного процесу і деякого зменшення ступеня інтеграції.

Нині розроблено багато технологій виробництва КМДН – інтегрованих мікросхем зі своїми перевагами і обмеженнями, серед них:

- товстооксидна низькопорогова технологія з кишенею p – типу, алюмінієвими заслонами і обмежувачами каналу (охоронними кільцями);

- товстооксидна низькопорогова технологія з кишенею n – типу із самосуміщеними полікристалічними силіцієвими заслонами і ізоляцією елементів методом локального оксидування LOCOS;

- низькопорогова технологія з кишенями двох типів, ізоляцією глибокими канавками, самосусіщеними полікристалічними силіцієвими заслонами і йонним легуванням областей стоку і витоку;

- технологія “силіцій на сапфірі” (SOS);

- технологія “силіцій на діелектрику” (SOI).

1. Товстооксидна низькопорогова технологія з кишенею p – типу, алюмінієвими заслонами і обмежувачами каналу (охоронними кільцями). Схема технологічного процесу зображена на рис. 1.45. Ця технологія виробництва комплементарних мікросхем була розроблена однією із перших. Вихідним матеріалом є силіцій p – типу провідності з кристалографічною орієнтацією поверхні (100) і рівнем легування акцепторною домішкою N _A = 1.10²³ м^-3. На поверхні пластини епітаксією нарощують шар силіцію n – типу товщиною приблизно (3 – 10) мкм і рівнем легування донорною домішкою м^-3 . Термічним оксидуванням нарощують товстий шар діоксида силіцію (приблизно 1,2 мкм) (рис. 1.45, а) для створення маски і забезпечення необхідної паразитної порогової напруги діоксиду силіцію.

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту, відкривають вікна в фоторезисті, через відкриті вікна видаляють діоксид силіцію для локалізації кишень p – типу (рис. 1.45, б). Із поверхні пластини знімають фоторезист і виконують хімічне очищення пластини.

Через відкриті вікна в діоксиді силіцію створюють кишені p – типу. Проводять локальну дифузію акцепторної домішки (бор) на глибину 1,5 - 4 мкм і поверхневою концентрацією N _A = 1.10²³ м^-3. Дифузію виконують у дві стадії. На другій стадії дифузії над поверхнями p – областей нарощують товстий шар діоксиду силіцію (рис. 1.45, в).

Виконують другу фотолітографію, відкривають вікна в діоксиді силіцію для створення областей стоку і витоку n – канальних і охоронних кілець p – канальних МДН - транзисторів. Із поверхні пластини видаляють залишки фоторезисту і проводять хімічне очищення пластин (рис. 1.45, г). Через відкриті в діоксиді силіцію вікна виконують дифузію донорної домішки (фосфор). В процесі дифузії над створюваними областями нарощують діоксид силіцію товщиною до 1,2 мкм (рис. 1.45, д).

Проводять третю фотолітографію, відкривають вікна в діоксиді силіцію для створення областей стоку і витоку p – канальних транзисторів і охоронних кілець n – канальних транзисторів (рис. 1.45, е). Через відкриті вікна виконують дифузію акцепторної домішки (рис. 1.45, є). Дифузію виконують у дві стадії з нарощуванням у вікнах товстого діоксиду силіцію.

Виконують четверту фотолітографію, відкривають вікна над областями каналу і контактів до областей витоку і стоку всіх транзисторів (рис.1.45, ж). Термічним оксидуванням поверхні нарощують тонкий шар діоксида силіцію для підзаслінного діелектрика. Товщина діелектрика дорівнює приблизно 100 нм (рис. 1.45, з). Через тонкий шар підзаслінного діелектрика виконують йонну імплантацію бору для регулювання порогової напруги транзисторів (рис. 1.45, з). Проводять термооброблення пластини для активації імплантованих йонів і відновлення монокристалічної структури пластини, порушеної при імплантації. Без цієї ТО приповерхневий шар напівпровідника в області каналу n – канального транзистора мав би n – тип провідності, тобто створювався МДН транзистор із убудованим каналом. Збільшення концентрації домішки в каналі призводить до зменшення рухливості електронів і збільшення ємності p – n – переходу між каналом і основою.

Виконують п’яту фотолітографію, відкривають вікна під контакти до областей витоку і стоку (рис. 1.45, и). На поверхню пластини наносять шар металізації (алюміній) і виконують шосту фотолітографію, створюють контакти до областей витоку і стоку, комутаційні провідники і контактні площинки (рис. 1.45, і). Проводять дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм. Між металевим заслоном і областями витоку і стоку повинно бути достатнє перекриття для компенсації допусків суміщення. Проте чим більше таке перекриття, тим більшою буде ємність заслін – стік і заслін – витік, що стримуватиме швидкодію транзисторів.

На поверхню пластини наносять шар діоксиду силіцію, який захищає поверхню кристалу від механічних і електричних ушкоджень. Проводять сьому фотолітографію, відкривають вікна в пасивуючому шарі діоксиду силіцію над зовнішніми контактними площинками.

У розглянутому технологічному процесі виробництва КМДН – мікросхем необхідно виконати сім фотолітографій – це більше, ніж при виробництві інших типів мікросхем, розглянутих раніше. Основна причина - необхідно створити як р -, так і n – канальні МДН транзистори (комплементарні структури). Крім того, площа мікросхеми за КМДН – технологією майже у два рази більша, ніж у мікросхеми на р – канальних або на n – канальних МДН транзисторах, оскільки в перетворювальному каскаді (логічному елементі) кожному n – транзистору ставиться у відповідність p – канальний МДН – транзистор. Площа мікросхеми збільшується також через обмежувачі каналів (охоронні кільця), які необхідні для запобігання взаємодії транзисторів через утворення паразитних каналів.

На рис. 1.46 зображена топологія інвертора на комплементарних структурах.. Його електрична схема зображена на рис. 1.44, а. Неважко помітити, наскільки збільшують площу інвертора охоронні кільця навколо транзисторів. Оскільки задля забезпечення нормального функціонування необхідно два типи (р + - і n + - типи) охоронних кілець, не можна поєднувати сусідні обмежувачі каналів, як це зроблено в біполярних транзисторах при ізоляції дифузійним шаром. Коли між транзисторами є досить велика відстань або при деяких величинах робочих напруг на окремих ділянках топології охоронні кільця можуть не використовувати.

До недоліків традиційних КМДН - структур з металевими заслонами в порівнянні з n – канальними МДН - транзисторами відносять низьку швидкодію, більшу площу кристала і високу вартість. Наприкінці 70 –х років двадцятого століття топологія КМДН – мікросхем займала приблизно в два рази більшу площу, ніж така мікросхема на n – канальних транзитторах, а швидкодія мікросхеми була в стільки ж разів нижчою. У зв'язку з складнішою структурою технологічний процес їхнього виготовлення був тривалішим, включав більшу кількість високотемпературних технологічних операцій. Тому виготовлена пластина із КМДН – мікросхемами коштувала у два рази більше, ніж пластина n – канальних мікросхем. Великий розмір кристала і його складність призводили до низького відсотка виходу придатних кристалів і зростанню вартості кристала приблизно в чотири рази. Таким чином, у цілому КМДН кристали були приблизно у вісім разів дорожчі, ніж n - МДН кристали.

Незважаючи на всі викладені конструкційні і технологічні зауваження, з випуском наприкінці 60-х років фірмою RСА серії 4000 КМДН – мікросхем з металевими заслонами за подібною до вище розглянутої технології, унікальні якості КМДН - структур стали загальновизнаними. Їхні експлуатаційні характеристики, стійкість і вартість були істотно поліпшені приблизно в 1970 р. з використанням іонної імплантації. Пізніше, в 1974 р. стало можливим виготовлення КМДН – мікросхем із самосуміщеними силіцієвими заслонами, що дозволило значно покращити їхні характеристики, особливо в великих інтегрованих мікросхемах.

Нині такі унікальні властивості КМДН - мікросхем, як мала споживана потужність, стабільність роботи при коливаннях напруги джерела живлення, завадах і змінах температури, привернули увагу основних виробників мікросхем, завдяки чому КМДН – мікросхеми застосовуються у всіх електронних апаратах: від електронних годинників до космічних апаратів, включаючи їх широке застосування в електронно – обчислювальній техніці. Недоліки КМДН – мікросхем, які були характерні для перших виробів, а саме більші розміри, ніж у р - і п – канальних мікросхем, вища вартість і ін. усунені. Швидкодія КМДН мікросхем наближена до швидкодії n – канальних мікросхем.

2. Т овстооксидна низькопорогова технологія з кишенею n – типу із самосуміщеними полікристалічними силіцієвими заслонами, йонним легуванням областей стоку, витоку і каналу і ізоляцією елементів методом локального оксидування LOCOS. Схема технологічного процесу зображена на рис. 1.47. Вихідним матеріалом є силіцій p – типу провідності з кристалографічною орієнтацією поверхні (100) і рівнем легування акцепторною домішкою N _A = (1.10²⁴ - 1.10²⁵) м^-3. На поверхні пластини епітаксією нарощують шар силіцію p – типу провідності товщиною до 10 мкм і рівнем легування акцепторною домішкою м^-3 . На поверхні епітаксійного шару термічним оксидуванням нарощують шар діоксиду силіцію (0,1 – 0,3) мкм і наносять шар нітриду силіцію (рис. 1.47, а) для створення маски.

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту і відкривають в ньому вікна для локалізації кишень n – типу. Через відкриті вікна з поверхні пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.47, б). Знімають фоторезист і виконують хімічне очищення пластини.

Через відкриті вікна в двошаровій масці проводять імплантацію високоенергетичних йонів фосфору на велику глибину в області кишень n – типу. У кишенях створюють зворотний профіль легування. На завершення йонної імплантації над кишенями n – типу нарощують шар діоксиду силіцію (рис. 1.47, в). Знімають залишки нітриду силіцію, виконують хімічне очищення пластини і проводять імплантацію йонів бора в приповерхневий шар для підгонки концентрації акцепторної домішки в епітаксійному шарі p – типу.

Із поверхні пластини знімають діоксид силіцію, виконують хімічне очищення і повторно вирощують шар діоксиду силіцію і осаджують шар нітриду силіцію (рис. 1.47, г)

Виконують другу фотолітографію, відкривають вікна в двошаровій структурі SiO₂ – Si₃N₄ для створення діоксидних локальних ізолювальних областей. Через відкриті вікна проводять імплантацію йонів бора для створення протиканальних областей p – типу (рис. 1.47, д) і виконують локальне глибоке термічне оксидування силіцію (рис. 1.47, е). В ізолювальних областях вирощують захисний шар діоксиду силіцію. Цією технологічною операцією вся поверхня пластини поділяється на окремі “кімнати”, в яких будуть створені транзистори.

Із поверхні пластини знімають нітрид силіцію і діоксид силіцію, виконують хімічне очищення і термічно нарощують тонкий шар діоксида силіцію (рис.1.47, є). Через тонкий шар діоксиду силіцію виконують імплантацію йонів бора для підгонки порогових напруг транзисторів.

Видаляють попередній тонкий шар діоксиду силіцію, виконують хімічне очищення пластин і термічним оксидуванням нарощують підзаслінний діелектрик – шар діоксиду силіцію товщиною 100 нм і наносять шар фосфорно – силікатного скла товщиною 15 нм (рис. 1.47, ж). На поверхню пластини наносять шар полікристалічного силіцію, в який імплантують йони фосфору для зменшення його питомого опору (рис. 1.47, з).

Проводять третю фотолітографію: на поверхню пластини наносять шар фоторезисту, в якому створюють рисунок заслонів транзисторів і полікристалічних провідників. Через відкриті вікна в фоторезисті із поверхні видаляють полікристалічний силіцій і діоксид силіцію залишаючи заслони і діоксидну плівку під ними і полісиліцієві провідники (рис.1.47, и). Із поверхні пластини видаляють залишки фоторезисту і виконують хімічне очищення.

Виконують четверту фотолітографію. На поверхню пластини наносять шар фоторезисту, в якому відкривають вікна над областями p – канальних транзисторів (кишенями n – типу) і контактів до p – областей пластини. Імплантацією йонів бора створюють області стоку – витоку p – канальних транзисторів і контакти до областей p – типу (рис.1.47, і). Знімають фоторезист, виконують хімічне очищення пластини.

Виконують п’яту фотолітографію. На поверхню пластини наносять шар фоторезисту, в якому відкривають вікна над областями n – канальних транзисторів і контактів до кишень n – типу пластини. Імплантацією йонів арсену створюють області стоку – витоку n – канальних транзисторів і контакти до кишень n – типу (рис.1.47, к). Знімають фоторезист, виконують хімічне очищення пластини і проводять термооброблення пластини (відпал) для убудування імплантованих іонів у вузли кристалічної гратки і відновлення порушеної при імплантації монокристалічної структури.

У процесі йонної імплантації областей витоку – стоку p – і n – канальних транзисторів із індукованим каналом відбувається їх самосуміщення із заслоном. Перекриття заслоном областей витоку і стоку залежить лише від величини підоксидної бокової дифузії. Оскільки основні високотемпературні ТО виконують до створення областей p – і n – типу, глибина імплантації може бути малою (приблизно 0,25 – 0,3 мкм). Одночасно із створенням областей стоку і витоку p – канальних транзисторів відбувається легування бором заслону і провідників, а при створенні таких областей n – канальних транзисторів заслін і провідники легують фосфором. Тому полікристалічний силіцій має малий поверхневий опір і може використовуватись як додатковий провідниковий шар для виконання міжз’єднань.

Проводять хімічне очищення і на поверхню пластини осаджують їз паро газової фази діоксид силіцію (рис. 1.47, л).

Виконують шосту фотолітографію. Відкривають вікна до областей витоку і стоку всіх транзисторів, контактів до заслонів і провідників (рис.1.47, м). Проводять хімічне очищення поверхні пластини. Вакуумним термічним випаровуванням на поверхню пластини наносять шар металізації і виконують сьому фотолітографію. Створюють контакти до областей витоку - стоку і кишені n – типу, комутаційні провідники і контактні площинки (рис. 1.47, н). Проводять дифузію мікросплавлення для створення доброго контакту між провідником і силіцієм. На поверхню пластини наносять пасивуючий шар діоксиду силіцію, який захищає поверхню кристалу від механічних і електричних ушкоджень. Проводять восьму фотолітографію, відкривають вікна в пасивуючому шарі діоксиду силіцію над зовнішніми контактними площинками.

Топологія інвертора, виготовленого за технологією з кишенею n – типу і ізоляцією елементів методом локального оксидування зображено на рис. 1.48.

Застосування ізоляції комплементарних структур методом локального оксидування, розробленого для біполярних мікросхем, у поєднанні із полікристалічними заслонами дозволило скоротити розміри КМДН – мікросхем приблизно на одну третину і були створені серії мікросхем з підвищеними швидкодією і завадостійкістю. Охоронні кільця, що збільшують розміри кристала і знижують швидкість у звичайних КМДН – мікросхемах з металевими заслонами замінені ізолювальними областями із діоксиду силіцію. Крім того, швидкодія збільшена за рахунок використання самосуміщеного силіцієвого заслону і зменшення бічних паразитних ємностей.

У структурі із кишенею n – типу області стоку і витоку p – канального транзистора мають великі ємності, оскільки концентрація домішки в кишені більша ніж концентрація домішки в епітаксійному шарі. Цей недолік розглянутої структури усувають у структурі з кишенями двох типів. У технології із кишенями двох типів можна незалежно регулювати концентрації в кишенях, що дозволяє отримати менші ємності переходів стік – кишеня і витік – кишеня. Розглянута технологія залишається незмінною до мінімального топологічного розміра 1 мкм. При подальшому зменшенні розмірів потрібні нові конструкційні і топологічні рішення: слабколеговані продовження областей стоку і витоку, ізоляція глибокими канавками, спеціальна йонна імплантація для створення неглибоких низькоомних стоків – витоків, повторна планаризація поверхні і ін.

Технологія локального оксидування є стандартною для ізоляції елементів мікросхем. Ізоляцію елементів здійснюють локальним оксидуванням. Проте ріст діоксиду силіцію в горизонтальному напрямі під край локалізуючого вікна викликає створення “пташиного дзьоба”, що приводить до напружень в захисному шарі і обмежує мінімальні топологічні розміри елементів. Удосконалення технології локального оксидування розвивали в напрямі проведення локального оксидування з герметичною межею - технологія SiLO, для виконання якої використовують трьохшарову ізоляційну маску – Si₃N₄ (10 нм) – SiO₂ (35 нм) – Si₃N₄ (130 нм). За цією технологією досягли збільшення щільнисті упакування елементів у 1,5 рази у порівнянні із LOCOS і виключили ріст “пташиного дзьоба” в горизонтальному напрямі. Технологія селективної епітаксії дозволила вирощувати активні силіцієві епітаксійні шари між оксидними стінками, що виконують функції ізоляції. Технологія SWAMI передбачає вертикальне травлення силіцію і створення бокових стінок із нітриду силіцію, що виключає ріст “пташиного дзьоба” і напруження в кишенях.

У наступному підрозділі розглянемо особливості застосування технології ізоляції глибокими канавками (BOX – технологія). У цій технології ізоляцію елементів реалізують у два етапи – спочатку в силіції створюють глибокі канавки і їх поверхню оксидують, а після осаджують діоксид силіцію, який заповнює канавки. Поверхня структури практично планарна, що виключає проблеми із створенням металізації. Канавки створюють анізотропним травленням силіцію або йонно – плазмовим травленням на глибину до 5 – 6 мкм і шириною приблизно 1 - 2 мкм. Проблеми інверсії провідності поверхні стінок канавок накладають обмеження на відстань між транзисторами і канавками. Проте у цьому методі ізоляції досягли найбільшої щільності елементів мікросхеми, а явище тиристорного ефекту, характерне для комплементарних структур, практично зникло. Прогрес у технології супроводжується її ускладненням і збільшенням вартості.

Розглянемо технологію, у якій ураховані деякі проблемні питання сучасних конструкцій і технології КМДН – структур.

3. Низькопорогова технологія з кишенями двох типів, ізоляцією глибокими канавками, самосусіщеними полікристалічними силіцієвими заслонами і йонним легуванням областей стоку і витоку. КМДН – структура, створена за цією технологією зображена на рис. 1.44, б.

Схема технологічного процесу зображена на рис. 1.49. Вихідним матеріалом є силіцій p – типу провідності з кристалографічною орієнтацією поверхні (100) і рівнем легування акцепторною домішкою N _A = (1.10²⁴ - 1.10²⁵) м^-3. На поверхні пластини епітаксією нарощують шар силіцію p^- – типу провідності товщиною до 6 мкм і рівнем легування акцепторною домішкою м^-3 . Для створення маски поверхню епітаксійного шару термічно оксидують (товщина нарощеного шару діоксиду силіцію (0,1 – 0,3) мкм) і наносять шар нітриду силіцію (рис. 1.49, а).

Виконують першу фотолітографію: на поверхню пластини наносять шар фоторезисту і відкривають в ньому вікна для локалізації глибоких канавок. Через відкриті вікна з поверхні пластини видаляють нітрид силіцію і діоксид силіцію (рис. 1.49, б). Знімають фоторезист і виконують хімічне анізотропне травлення пластини на глибину епітаксійного шару. Травлення може бути і плазмовим. Ширина канавок приблизно 1 - 2 мкм.

Через подвійну маску SiO₂ – Si₃N₄ виконують термічне оксидування поверхні глибоких канавок. Товщина оксидної плівки приблизно 0,1 мкм (рис.1.49, в). На поверхню пластини йонно – плазмовим методом осаджують діоксид силіцію, який заповнює глибокі канавки (рис. 1.49, г). Поверхня пластини практично планарна. В залежності від особливостей проведення процесу діоксидна плівка може залишатись на поверхні або її взагалі може не бути (діоксид силіцію буде лише над глибокими канавками). У деяких схемах технологічного процесу глибокі канавки заповнюють полікристалічним силіцієм.

Виконують другу фотолітографію: на поверхню пластини наносять шар фоторезисту і відкривають в ньому вікна для локалізації кишень n – типу. Через відкриті вікна з поверхні пластини видаляють діоксид силіцію, нітрид силіцію і діоксид силіцію. Знімають залишки фоторезисту і виконують хімічне очищення поверхні пластини. Через відкриті вікна в багатошаровій масці проводять імплантацію високоенергетичних йонів арсену або фосфору на велику глибину в кишені n – типу. У кишенях створюють зворотний профіль легування. На завершення йонної імплантації над кишенями n – типу нарощують шар діоксиду силіцію (рис. 1.49, д).

Виконують третю фотолітографію: на поверхню пластини наносять шар фоторезисту і відкривають в ньому вікна для локалізації кишень p – типу. Через відкриті вікна з поверхні пластини видаляють діоксид силіцію, нітрид силіцію і діоксид силіцію. Знімають залишки фоторезисту і виконують хімічне очищення поверхні пластини. Проводять імплантацію високоенергетичних йонів бору на велику глибину в кишені p – типу. У кишенях створюють зворотний профіль легування. На завершення йонної імплантації над кишенями p – типу нарощують шар діоксиду силіцію (рис. 1.49, e).

Концентрація легуючих домішок у кишенях (5 – 7)×10²² м^-3, що забезпечує малі ємності p – n - переходів. При створенні кишень p – типу рівень їх легування коректують за уже виконаними кишенями n – типу.

Із поверхні пластини видаляють діоксид силіцію і нітрид силіцію і повторно оксидують пластину (або осаджують шар діоксиду силіцію) і наносять шар нітриду силіцію (рис. 1.49, є). Виконують четверту фотолітографію, відкривають вікна в фоторезисті для локалізації ізолювальних областей. Ізолювальні області створюють над глибокими канавками. Через вікна в фоторезисті видаляють нітрид силіцію і діоксид силіцію (рис.1.49, ж). Знімають залишки фоторезисту, виконують хімічне очищення пластини і через вікна в двошаровій масці видаляють силіцій на глибину (1,5 – 2) мкм. Виконують термічне оксидування поверхні ізолювальних областей (рис. 1.49, з).

Йонно – плазмовим методом заповнюють ізолювальні області діоксидом силіцію (рис. 1.49, и). Знімають нітрид силіцію і діоксид силіцію, виконують хімічне очищення пластини і осаджують тонкий шар діоксиду силіцію. Проводять імплантацію йонів бора в приповерхневий шар для підгонки концентрації домішок в кишенях (підгонки порогових напруг) (рис. 1.49, і). На цьому етапі технологічного процесу закінчується формування ізолювальних областей, глибоких канавок і кишень двох типів. Починається процес створення транзисторів у кишенях.

У залежності від структури створюваних транзисторів послідовність наступних технологічних операцій буде різною. Так для створення МДН – транзисторів без високоомних продовжень областей стоку і витоку із поверхні пластини видаляють тонкий шар діоксиду силіцію, виконують хімічне очищення пластин і термічним оксидуванням нарощують підзаслінний діелектрик – шар діоксиду силіцію. На поверхню пластини наносять шар полікристалічного силіцію, в який імплантують йони фосфору для зменшення його питомого опору (рис. 1.49, к). Усі наступні технологічні операції створення n – і p – канальних транзисторів із індукованим каналом подібні до розглянутих у попередньому пункті 2 цього підрозділу (рис. 1.47, ж - н).

Для створення МДН – транзисторів із високоомними продовженнями областей стоку і витоку наступна частина схеми технологічного процесу буде подібною до зображеної на рис. 1.43 (пункт 6 підрозділу 1.3.2). У технології комплементарних МДН – мікросхем схема технологічного процесу буде ускладненою в зв’язку із необхідністю створити високоомні продовження обласей стоку і витоку як для n –, так і p – канальних транзисторів. Області стоку і витоку мають високий рівень легування і створюють їх імплантацією, глибина областей приблизно 0,2 мкм.

У розглянутій структурі відсутні охоронні кільця, що дозволяє n – і p – канальні транзистори розмістити близько без ризику виникнення тиристорного явища. Площа комплементарної структури зменшується. Як наслідок, швидкодія структур збільшується, а вартість – зменшується.

Для інтегрованих мікросхем із жорсткими вимогами щодо ізоляції структур і їх радіаційної стійкості, використовують КМДН-технологію “силіцій на сапфірі” (SOS) або “силіцій на діелектрику” (SOI), але вартість таких технологій більша раніше розглянутих.

Повна ізоляція МДН - транзисторів забезпечується при створені їх у окремих острівцях на монокристалічній ізолювальній основі. Як ізолювальну пластину зазвичай використовують синтетичний сапфір, що має подібні з силіцієм кристалічні гратки. Тому таку технологію виробництва КМДН – структур назвали “силіцій на сапфірі” чи скорочено СНС.

4. Технологія “силіцій на сапфірі” (СНС)(SOS – технологія) є альтернативою LOCOS – технології. За цією технологією на сапфіровій основі створюють повністю ізольовані діелектриком комплементарні структури, завдяки чому паразитні ємності між областями стоку і витоку структур і основою стають незначними, що значно збільшує швидкодію інтегрованих мікросхем, створених на таких структурах. Підвищується радіаційна стійкість мікросхем, зменшуються розміри структур, зменшується кількість технологічних операцій виготовлення мікросхем, проте сапфір значно дорожчий силіцію.

Схема технологічного процесу виробництва КМДН інтегрованих мікросхем за технологією “силіцій на сапфірі” зображена на рис. 1.50. Основою для будь – якої технології СНС є високоякісний монокристалічний сапфір, вирощений за методом Чохральського і розрізаного по площині (110). На поверхні сапфіру гетероепітаксією нарощують шар силіцію товщиною приблизно 1 мкм з кристалографічною орієнтацією поверхні (100). Епітаксійний шар в процесі нарощування легують донорною домішкою (як правило арсен) з концентрацією, що забезпечує створення p – канальних транзисторів із індукованим каналом з низькою пороговою напругою (менше –1 В) (рис. 1.50, а).

На поверхні пластини термічно нарощують тонкий шар діоксиду силіцію (10 нм), на який послідовно осаджують спочатку шар нітриду силіцію (35 нм), а після – шар діоксиду силіцію (130 нм). За цієї структури шарів (технологія SiLO) не відбувається росту “пташиного дзьоба” при створенні локальних ізолювальних областей із діоксиду силіцію (рис. 1.50, б).

Виконують першу фотолітографію: наносять шар фоторезисту і відкривають в ньому вікна під розділювальні області. Через відкриті вікна в фоторезистній масці послідовно видаляють діоксид силіцію, нітрид силіцію і діоксид силіцію. Знімають фоторезист і виконують хімічне очищення пластини (рис. 1.50, в). Після цієї технологічної операції всі області, де будуть створені МДН – транзистори, захищені трьохшаровою структурою захисних плівок, а місця майбутніх ізолювальних областей не захищені.

Через створену на поверхні пластини маску виконують анізотропне травлення силіцію на глибину 0,56 мкм (рис. 1.50, г). Проводять термічне оксидування ізолювальних областей на всю глибину епітаксійного шару до сапфіру. Нарощений шар діоксиду силіцію заповнює розділювальні області до поверхні пластини, створюючи практично планарну поверхню (рис. 1.50, д). Після цієї технологічної операції на поверхні сапфірової основи створюються окремі острівці силіцію n – типу провідності, ізольовані між собою високоякісним діелектриком.

Виконують другу фотолітографію: наносять шар фоторезисту і створюють фоторезистну маску, яка захищає острівці, де будуть створені p – канальні транзистори. Через маску видаляють шари діоксиду силіцію, нітриду силіцію і діоксиду силіцію над острівцями, де будуть створені n – канальні транзистори (рис. 1.50, е). Виконують йонну імплантацію бору на всю глибину епітаксійного шару. У острівцях створюється зворотний профіль легування.

Із поверхні пластини знімають фоторезист, діоксид силіцію і нітрид силіцію, виконують хімічне очищення пластин осаджують тонкий шар діоксиду силіцію і нітриду силіцію. Виконують термооброблення пластин (відпал) (рис. 1.50, є). Проводять третю фотолітографію: наносять шар фоторезисту і створюють в ньому маску, яка захищає заслони транзисторів. Через маску із поверхні пластини видаляють нітрид і діоксид силіцію. На поверхні пластини залишаються двошарові маски над областями каналів транзисторів (рис. 1.50, ж). Знімають залишки фоторезисту і проводять хімічне очищення пластини.