Реконфігуровані комп’ютерні системи цос

 

Реконфігуровані комп’ютерні системи ЦОС зводяться до двох типів: спеціалізованої та проблемно-орієнтованої [9]. Структура спеціалізованої реконфігурованої комп’ютерної системи ЦОС наведена на рис.14.4, де БПП – буферна паралельна пам’ять, ПР - пам’ять реконфігурацій.

 

Рис.14.4.Реконфігурована комп’ютерна система ЦОС

 

Структура реконфігурованої комп’ютерної системи ЦОС є гнучкою, оскільки вона забезпечує оперативне переналаштування алгоритму розв’язання задачі.

 

Рис.14.4 Комп’ютерна система ЦОС на базі реконфігурованих і програмованих процесорів

 

Структури комп’ютерної системи ЦОС на базі реконфігурованих і програмованих процесорів наведена на рис.14.4. Таку структуру доцільно використовувати для реалізації складних алгоритмів з нерегулярними зв’язками та великою кількістю логічних операцій. На ранніх етапах створення та відпрацювання алгоритмів доцільно використовувати комп’ютерну систем на базі реконфігурованих і програмованих процесорів ЦОС.

 

Базові структури процесорів ЦОС

Алгоритмічні процесори ЦОС

Структури алгоритмічних процесорів (АП) ЦОС мають повною мірою використовувати можливості НВІС-технології, враховувати вартість площі кристала, а також кількість вхідних і вихідних виводів. Кількість зовнішніх виводів НВІС обмежена рівнем технології та розміром кристала. При розробці структури процесора необхідно узгодити швидкодію обробки інформації в НВІС з швидкодією введення-виведення, тобто з обчислювальною здатністю НВІС, яка визначається як кількістю, так і якістю зовнішніх виводів. Якість зовнішніх виводів визначає затримку переключення зовнішніх зв’язків, які навантажені на ці виводи. За характеристиками введення-виведення визначаються вимоги до ємності внутрішньої пам'яті НВІС. Особливо жорсткі вимоги до введення-виведення висуваються тоді, коли на процесорі розв’язується задача великої розмірності, а ємність пам'яті НВІС не дозволяє розмістити необхідний об'єм даних. В цих випадках необхідно або наростити процесор, або розбити задачу на частини і розв’язувати її послідовно. Другий підхід вимагає перелаштування процесора в процесі розв’язання задачі. З цього випливають два підходи до налаштування АП: перший ґрунтується на програмуванні задачі для процесора, другий - на програмуванні структури [9]. Другий підхід використовується при реалізації АП на базі оперативно реконфігурованих НВІС, що дозволяє міняти конфігурацію сходинок процесора в процесі роботи. Ці два підходи можуть використовуватися як окремо, так і спільно. Одночасне використовуватися двох підходів дозволить створювати високоефективні АП реального часу.

Структури АП ґрунтуються на матричних мережах алгоритмічних операційних пристроїв (АОП), які апаратно відображають узгоджені потокові графи алгоритмів розв’язування задачі. Розв’язування задачі в АП здійснюється за один прохід даних через множину АОП, які виконують всі функціональні оператори потокового графа алгоритму. В такому процесорі вихідні результати Y однозначно визначаються вхідними даними Х і функцією Ф, зашитою в його структурі Y=Ф(Х). У загальному випадку в АП може здійснюватись обробка двовимірних масивів даних X={X_fj} з отриманням матриці результатів

 

Y={Y_fk}

 

де f=1,…,N; j=1,…,R; k=1,…,P;N- кількість груп чисел; R і P – кількість входів і виходів процесора [49]. Такі процесори можуть працювати як в асинхронному, так і в синхронному режимах. Для обробки інтенсивних потоків даних найбільше підходять конвеєрні паралельно-потокові АП, які діляться на три типи: спеціалізовані, налаштовуванні та реконфігуровані.

Спеціалізовані паралельно-потокові АП синтезуються на базі спеціалізованої паралельної пам’яті (СПП) та однофункціональних алгоритмічних операційних пристроях (ОАОП). Структура спеціалізованого паралельно-потокового АП наведена на рис.15.1.а, СК – сходинка конвеєра. Перевагою такого АП є висока ефективність використання обладнання, а їх недоліком – неможливість зміни алгоритму роботи. Налаштовуванні АП синтезуються на базі буферної паралельної пам’яті (БПП) та багатофункціональних алгоритмічних операційних пристроях (БАОП) і забезпечують реалізацію заданого класу алгоритмів. Структура налаштовуванного паралельно-потокового АП наведена на рис.15.1.б, де ПК пристрій керування. У таких АП налаштування на виконання необхідного алгоритму здійснюється інформацією на вході К.

 

Рис.15.1 Структури паралельно-потокових алгоритмічних процесорів:

а) спеціалізована; б) з налаштуванням

 

Гнучкішою є структура, яка синтезується на базі буферної паралельної пам’яті (БПП), пам’яті реконфігурації (ПР) та реконфігурованих НВІС (рис.15.2). Такі АП є апаратно надлишковими і їх доцільно використовувати на ранніх етапах створення інформаційних технологій при відпрацюванні алгоритмів функціонування.

 

Рис.15.2 Паралельно-потокові реконфігуровані процесори

 

Налаштування реконфігурованих паралельно-потокових процесорів на реалізацію необхідного алгоритму здійснюється інформацією з ВхП, яка записується і ПР кожної сходинки конвеєра.

Опрацювання даних у АП здійснюється при подачі тактових імпульсів, які однонаправлено просувають інформацію з входу на вихід, шляхом запису проміжних результатів у спеціалізовану або буферну паралельну пам’ять. Частота надходження тактових імпульсів дорівнює

 

 

де t_БПП – час звертання до буферної паралельної пам’яті; t_maxОПjк - час виконання найскладнішого функціонального оператора Ф_jk.

 

15.2 Програмовані процесори цифрової обробки сигналів

 

Програмовані процесори ЦОС (ПЦОС) реалізуються на базі однокристальних мікропроцесорів ЦОС шляхом їх доповнення пам'яттю, інтерфейсними і операційними пристроями. Такі процесори мають змінний склад обладнання, який забезпечує оптимізації швидкісних і масогабаритних параметрів і розширює галузі їх застосування [2,3,9]. ПЦОС із змінним складом обладнання просто адаптовуються до вимог конкретних застосувань, забезпечують високу ефективність використання обладнання та можуть використовуватися для синтезу широкого спектру ПЦОС.

Структура ПЦОС зі змінним складом обладнання представляється у вигляді процесорного ядра і довільної кількості пристроїв, які приєднуються до процесорного ядра в залежності від вимог розв’язуваної задачі. Склад процесорного ядра для всіх застосувань є постійним з мінімальною кількістю пристроїв, які перетворюють його у незалежний ПЦОС. Процесорне ядро реалізовується у вигляді процесорного модуля (ПМ), що володіє властивістю до розширення, яка є основною підставою для побудови його на базі сімейства ПЦОС. Основні характеристики ПМ в більшості визначаються особливостями архітектури і технічними характеристиками мікропроцесорів ЦОС. До числа таких характеристик відносяться: довжина інформаційного слова, час реалізації основних команд, обсяг внутрішньокристальної пам'яті даних і програм. Сучасні мікропроцесори ЦОС мають добре розвинуту багатошинну організацію, пристрої множення, зсувачі, пам'яті програм і даних. За рахунок вдалих архітектурних рішень в таких мікропроцесорах вдалось сумістити цифрову обробку з реалізацією алгоритмів управління та логічної обробки []. Самостійно мікропроцесор ЦОС не відповідає вимогам, які ставляться до ПЦОС за ємністю пам’яті, завадостійкістю та навантажувальною здатністю інтерфейсу. Задовольнити такі вимоги можна шляхом доповнення мікропроцесора ЦОС зовнішньою оперативною та багатопортовою пам’яттю, адаптером і розширювачем інтерфейсу. Структура ПМ на базі мікропроцесора ЦОС наведена на рис.15.3, де ПК – пристрій керування; МП – мікропроцесор; БП – багатопортова пам’ять; ОЗП - оперативний запам’ятовуючий пристрій; АІ – адаптер інтерфейсів; РІМП – розширювач інтерфейсу мікропроцесора.

Застосування БП для взаємодії між ПМ і зовнішніми пристроями зменшує час обміну та розв’язує проблеми пов’язані з синхронізацією їх роботи.

 

Рис.15.3 Структура процесорного модуля

 

Особливістю структурної організації ПМ є відділення процесорного ядра від зовнішніх пристроїв, що дозволило підвищити завадостійкість і сумістити у часі роботу процесорного ядра та зовнішніх пристроїв.