Узагальнена структура та шляхи вдосконалення характеристик комп’ютерних систем обробки сигналів

 

Специфіка задач та алгоритмів обробки сигналів і зображень накладає певні особливості на архітектуру комп’ютерних систем, відрізняючи їх від архітектури більшості універсальних систем. Аналіз архітектури таких комп’ютерних систем [9] дозволив виділити їх основні компоненти. Такими компонентами є: процесорне ядро, підсистеми введення/виведення та зберігання. На онові цих компонентів синтезовано узагальнену структуру комп’ютерної системи обробки сигналів і зображень (рис.12.1).

 

Рис. 12.1 Узагальнена структура комп’ютерної системи обробки сигналів

Структура процесорного ядра відображає виділений операційний базис і враховує особливості алгоритмів ЦОС і зображень. Основними структурними одиницями процесорного ядра є: операційні пристрої, блоки керування, відлагодження та контролю. Для забезпечення обробки сигналів і зображень у реальному часі за широким набором алгоритмів різних за інтенсивністю надходження потоків даних в склад операційних пристроїв повинні входити як універсальні арифметично-логічні пристрої (АЛП), так процесорні елементи (ПЕ), алгоритмічні процесори швидких ортогональних тригонометричних перетворень і нейроакселератори. Більшість операційних пристроїв процесорного ядра працюють з числами фіксованою (ФК), а для задач, що вимагають високу точність обчислення, використовуються операційні пристрої з плаваючою крапкою (ПК).

Один з шляхів зменшення часу доступу до пам'яті є використання генераторів адреси, які генерують необхідну послідовність адрес. В комп’ютерних системах обробки сигналів і зображень для генерації адрес можуть використовуватися два незалежних генератори, які забезпечують одночасну видачу адреси для пам'яті програм і даних. Такі генератори адрес забезпечують непряму адресацію з автоматичною модифікацією адрес.

Особливістю більшості алгоритмів обробки сигналів і зображень є необхідність перестановки елементів вхідного або вихідного масивів даних. Ця процедура може бути здійснена шляхом використання генератора адреси даних. Так у мікропроцесорі TMS320C3x для зменшення часу формування послідовності адреси для алгоритмів швидкого перетворення Фур'є використовується генератор адреси даних. Цей блок дозволяє програмним шляхом налаштовуватися на генерацію біт-реверсивних адрес для різних за розміром і основою швидких перетворень Фур'є.

Одним з варіантів мінімізації часових витрат при цифровій фільтрації є реалізація лінії затримки без переміщення даних в пам'яті. Ефект зсуву даних в лінії затримки моделюється за допомогою використання модульної арифметики. В цьому випадку наступна адреса на виході генератора обчислюється за формулою

 

A_i+1=(A_i+M-A_b)mod(L)+A_b

 

де A_i+1 - наступна адреса; A_i - біжуча адреса; М - значення модифікації; A_b - базова адреса; L - тривалість лінії затримки. Використання модульної адресації дозволяє збільшити число одночасних звертань до пам'яті протягом одного командного циклу.

Включення в склад процесорного ядра синтезатора тактової частоти дає можливість регулювати продуктивність і споживану потужність.

Вартість і час проектування комп’ютерних систем обробки сигналів і зображень в значні мірі визначається апаратними засобами відлагодження і контролю. В процесорне ядро введений стандартний набір таких засобів, в який входять сторожовий таймер (WDT), апаратура для внутрішньосхемної емуляції (OnCE), тестування та відлагодження (JTAG).

Підсистема введення/виведення включає перетворювачі (АЦП і ЦАП), паралельні і послідовні порти вводу/виводу, host-ітерфейс для зв’язку з персональним комп’ютером чи іншим комп’ютером, широтно-імпульсний модулятор, таймери, контролери прямого доступу до пам'яті (ПДП) та інші пристрої. Для здійснення операцій передачі даних між пам'яттю і пристроями вводу-виводу в комп’ютерних систем обробки сигналів і зображень використовуються контролери ПДП, які дозволяють виконувати дані операції без зниження продуктивності процесорів. Такі контролери забезпечують звертання до будь-якої комірки адресного простору процесорів і характеризуються високою швидкодією. Подальший розвиток контролерів ПДП направлений на забезпечення декількох паралельних передач як із зовнішньою пам'яттю, так пристроями вводу-виводу. Для забезпечення багатоканального обміну в склад контролера повинні входити генератори адреси, регістри управління та лічильники передач.

Організація підсистеми зберігання у комп’ютерних систем обробки сигналів і зображень відображає специфіку даних і алгоритмів обробки сигналів і зображень, забезпечує швидкісний обмін з пристроями введення/виведення та операційними. Збільшити кількість звертань до пам’яті на протязі одного циклу виконання команди дозволяє багатомодульна структура пам’яті з двома або більше шинами адреси і даних. Така організація пам’яті характерна для більшості комп’ютерних систем обробки сигналів і зображень [1]. Основною перевагою такої організації є можливість виконання двох звертань до пам’яті протягом одного циклу виконання команди. Крім цього, таке розділення пам’яті дозволяє сумістити в часі виклик команд і їх виконання.

Подальшим розвитком даної архітектури є модифікована гарвардська архітектура, яка дозволяє обмін інформацією між пам’яттю даних і пам’яттю команд. Ця модифікація забезпечує можливість зчитування в пам’ять даних коефіцієнтів і констант, записаних в пам’яті програм і тим самим виключає використання спеціальних постійних запам’ятовуючих пристроїв. Вона також забезпечує можливість використання команд з безпосередньою адресацією та звертання до підпрограм за результатами обчислень. З метою скорочення довжини командного циклу у процесорах обробки сигналів і зображень гарвардська архітектура доповнюється конвеєрним режимом роботи. В залежності від типу процесора конвеєр може мати від двох до чотирьох сходинок. Це означає, що процесор може одночасно опрацьовувати від двох до чотирьох команд, при чому кожна з команд буде знаходитись на різних етапах виконання.

Покращення характеристик пам'яті спрямовано на досягнення балансу між продуктивністю комп’ютерних систем обробки сигналів і зображень та їх вартістю. Серед множини способів покращення характеристик пам'яті в комп’ютерних систем обробки сигналів і зображень найчастіше використовуються наступні: кешування пам'яті, генерація адрес пам’яті, динамічне встановлення часу очікування, спеціалізовані операції звертання до пам'яті.

Широке використання комп’ютерних систем обробки сигналів і зображень в різних областях науки, техніки і виробництва вимагають від них високих технічних характеристик [5,9]. Однією з найбільш широко розповсюджених вимог, що ставиться до комп’ютерних систем обробки сигналів і зображень є забезпечення високої швидкодії. Така проблема, як правило, виникає при обробки сигналів і зображень у реальному часі. Це накладає обмеження на час розв’язання задачі Тр, який не повинен перевищувати часу обміну повідомленнями Т_обм, тобто

 

 

Час обміну залежить як від кількості вхідних даних N і їх розрядності n, так і від кількості К, розрядності n_k та частоти F_d надходження даних у каналах. Даний час визначається за формулою

 

 

Для забезпечення обробки i-го потоку даних в реальному часі за алгоритмами з складністю R_i продуктивність комп’ютерної системи повинна бути

 

 

де N_i-величина і n_i – розрядність i-го вхідного масиву даних; К_і – кількість каналів і їх n_ki – розрядність при вводі i-го потоку даних. Сумарна продуктивність апаратних засобів ЦОС і зображень, яка необхідна для обробки m потоків даних у реальному часі визначається так

 

Кiлькiсть операцій, яка необхідно для реалiзацiї алгоритму, визначає його складність R_i. Так, наприклад, складність алгоритмів фiльтрацiї, обчислення згорток, кореляційних функцій, дискретного перетворення Фур’є приблизно дорівнює N². Нові методи обчислень, які базуються на матричних операціях, алгоритмах розв’язання систем лiнiйних рівнянь, апроксимації за методом найменших квадратів мають складність N³ [9].

Застосування комп’ютерних систем в апаратурі передачі даних, в контрольно-вимірювальній техніці, в радіолокаційних і гідролокаційних системах та інших областях, де апаратура є бортовою, тобто такою, що возиться, носиться, літає і плаває на відповідних механізмах, накладає жорсткі обмеження на енергоспоживання та масогабаритні характеристики. Конструктивні обмеження при наявній тенденції до росту продуктивності відображаються на архітектурної організації комп’ютерних систем, способах з’єднання з зовнішньою апаратурою та можливістю нарощування обчислювальних ресурсів.

Необхідність задоволення вимог забезпечення масогабаритних характеристик, енергоспоживання, вартості змушує проектувати комп’ютерні системи під заданий клас задач. Крім того, до апаратури ЦОС ставляться високі вимоги за надійністю та забезпеченням перевірки працездатності, швидкої локалізації і знешкодження несправності. Проблема високої надійності апаратних засобів технологій ЦОС виникає при використанні їх в системах управління особливо відповідальними об’єктами, розміщеними на великій відстані від людини або об’єктами, що мають великий зовнішній вплив. Забезпечення високої надійності та діагностики апаратних засобів технологій ЦОС досягається за рахунок НВІС-реалізацій та апаратної і програмної надлишковості.

Не дивлячись на досягнуті успіхи в області автоматизації проектування апаратних засобів ЦОС одним з найтрудоємкіших етапів у їх створенні є етап відлагодження. Для відлагодження засобів ЦОС вони повинні володіти властивостями керованості, спостережуваності і передбачуваності.

Вдосконалення характеристик комп’ютерних систем обробки сигналів і зображень можна досягнути як на рівні схемотехнічних, так і архітектурних рішень. На схемотехнічному рівні можна виділити наступні основні напрямки вдосконалення:

· перехід на НВІС-технологію, застосування спеціалізованих замовних і напівзамовних НВІС, нових високопродуктивних одно кристальних мікро-ЕОМ, мікропроцесорів, трансп’ютерів, мікроконтролерів;

· інтеграція на кристалі НВІС як можна більше функцій для опрацювання та зберігання даних, а також інтерфейсу для зв’язку з іншими елементами системи;

· апаратна реалізація базових перетворень і базових операцій алгоритмів обробки сигналів і зображень;

· просторове та функціональне розділення внутрішньої пам'яті з широким використанням різних за швидкодією і шириною доступу модулів пам'яті;

· багатоканальний доступ до пам'яті з метою забезпечення декількох звертань на протязі одного командного циклу;

· апаратна реалізації складних алгоритмів генерації послідовності адрес з використанням модульної арифметики;

· гармонійне поєднання можливостей інтегральної технології з розширенням функцій пам'яті, збільшення кількості внутрішніх і зовнішніх каналів доступу та покращення параметрів модулів пам'яті (ємності, швидкодії і т.д.);

· широкого впровадження сучасних методів доступу до даних в пристроях пам’яті - конвеєрний, регістровий, пакетний режими.

На архітектурному рівні вдосконалення характеристик комп’ютерних систем необхідно проводити в наступних напрямках:

· адаптації програмно-апаратних засобів до алгоритмів розв’язання задач;

· забезпечення регулярності, модульності архітектури комп’ютерних систем і широкого використання стандартних елементів;

· локалізації і спрощені зв’язків між елементами системи та використанні баагатошинної організації;

· збільшення пропускної здатності каналів вводу-виводу і розширення їх функцій;

· скорочення кількості внутрішньосистемних пересилань команд, даних і забезпечення балансу між введенням-виведенням та обчисленнями;

· суміщення в часі процесів функціонування максимальної кількості елементів системи;

· використання системи макрокоманд і функціональних розширювачів;

· заміна програмних модулів апаратними;

· розширення використання паралельної і конвеєрної обробки та децентралізації обчислень;

· використання паралельної пам’яті для зовнішнього та внутрішнього обміну;

· адаптація пам’яті до структури даних і специфіки задач, які розв’язують, та забезпечення виконання функцій переставляння, затримки даних на необхідне число тактів.