Особливості структурної організації пам’яті комп’ютерних систем цифрової обробки сигналів

Багатомодульна пам’ять

Одномодульна структура пам’яті з однією шиною адреси і даних характерна для процесорів з архітектурою фон Неймана. Особливістю даної структури є можливість забезпечення тільки одного звертання до пам’яті протягом одного циклу команди. Збільшити кількість звертань до пам’яті на протязі одного циклу виконання команди дозволяє багатомодульна структура пам’яті з двома або більше шинами адреси і даних. Така організація пам’яті характерна для більшості ПЦОС [2,3,6,7]. Основною перевагою даної архітектури є можливість виконання двох звертань до пам’яті протягом одного циклу виконання команди. Крім цього, таке розділення пам’яті дозволяє сумістити в часі виклик команд і їх виконання.

Подальшим розвитком даної архітектури є модифікована гарвардська архітектура, яка дозволяє обмін інформацією між пам’яттю даних і пам’яттю команд. Ця модифікація забезпечує можливість зчитування в пам’ять даних коефіцієнтів і констант, записаних в пам’яті програм і тим самим виключає використання спеціальних постійних запам’ятовуючих пристроїв. Вона також забезпечує можливість використання команд з безпосередньою адресацією та звертання до підпрограм за результатами обчислень. З метою скорочення довжини командного циклу ПЦОС гарвардська архітектура доповнюється конвеєрним режимом роботи. В залежності від типу ПЦОС конвеєр може мати від двох до чотирьох сходинок. Це означає, що процесор може одночасно опрацьовувати від двох до чотирьох команд, при чому кожна з команд буде знаходитись на різних етапах виконання. Прикладом двохмодульної організації пам’яті є гарвардська архітектура (рис. 10.1), де пам’ять розділена на два незалежні блоки (пам’ять програм і пам’ять даних), які під’єднані до процесора за допомогою двох пар шин.

Рис. 10.1 Структура пам'яті процесора з гарвардською архітектурою

 

Модифікована гарвардська архітектура з двома модулями пам’яті використовується в ПЦОС фірми Texas Instruments (TMS320C1x), Analog Devices (ADSP-21xx) i AT&T (DSP16xx).

Подальшого збільшення кількості звертань до пам’яті можна досягнути шляхом використання тримодульної модифікованої гарвардської архітектури. В ПЦОС з такою архітектурою пам’ять розділена на три незалежні модулі пам’яті, причому кожен з модулів має свою власну множину шин. Один з модулів пам’яті можна використовувати для зберігання команд і даних, а два інші лише для зберігання даних. Архітектура з тримодульною пам’яттю дозволяє процесору виконувати три незалежні звертання до пам’яті за один цикл команди. Одне звертання до модуля пам’яті для отримання команди, а два інші модулі - для отримання даних. Для забезпечення високої швидкодії потоки даних і команд в такій архітектурі розділені. Модифікована гарвардська архітектура з трьохмодульною пам’яттю використовується у швидкодіючих ПЦОС фірм Zilog (Z893xx), Motorola (DSP560xx, 563xx i 96008), Texas Instruments (TMS320C2x-TMS320C5x).

Велику роль в забезпеченні високої швидкодії перерахованих вище структур ПЦОС відіграє кількість внутрішніх шин і їх зв’язок з модулями пам’яті, розміщеними на кристалі і поза ним. Розподіл внутрішніх шин в ПЦОС дозволяє здійснювати паралельні виклики програм, доступ до даних і прямий доступ до пам’яті. Розглянемо організацію внутрішньокристальної пам’яті і зв’язок з шинами на прикладі ПЦОС TMS320C40 (рис. 10.2).

 

Рис. 10.2 Організація пам'яті процесора TMS320C40

 

Даний процесор має сім шин, одна з яких є шиною команд (PDATA), дві - шинами даних (DDATA, DMADATA) і чотири - шинами адрес (PADDR, DADDR1,DADDR2 i DMAADDR). Шина адреси пам’яті програм PADDR пов’язана з лічильником адреси програм, а шина команд PDATA - з регістром команд. Ці шини дозволяють вибирати одне слово команди в кожному циклі. Шини адреси - DADDR1 і DADDR2 та шина даних DDATA можуть забезпечувати два доступи до пам’яті в кожному циклі роботи. Прямий доступ до пам’яті підтримується адресною шиною DMAADDR і шиною даних DMADATA. Ці шини дозволяють здійснювати прямий доступ до пам’яті одночасно з доступом, що може здійснюватись з шин програм і даних.

Особливістю ПЦОС з двома і трьома модулями пам’яті на кристалі є відносно мала ємність їхньої пам’яті. Розширення ємності пам’яті однокристальних ПЦОС досягається шляхом під’єднання зовнішньої пам’яті. Оскільки розміщення декількох множин шин поза кристалом вимагає великої кількості виводів і додаткових апаратних витрат, то більшість однокристальних ПЦОС використовують одну множину шин (адреси, даних і управління) поза кристалом. Зовнішня пам’ять, під’єднана до однієї множини, дозволяє лише одне звертання протягом одного командного циклу. Тому команди, які вимагають декількох звертань до зовнішньої пам’яті, виконують за декілька циклів, що значно зменшує швидкодію процесора.

Серед інших шляхів збільшення кількості звертань до пам’яті, є використання швидкодіючої пам’яті, яка підтримує декілька послідовних звертань за один командний цикл. Використання швидкої пам’яті в ПЦОС з гарвардською архітектурою дозволяє отримати більшу швидкодію ніж при використанні її окремо. Прикладом такого використання є процесор ZR3800x фірми Zoran, який поряд з модулем пам’яті з одиночним доступом використовує модуль швидкодіючої пам’яті з подвійним доступом. В даному процесорі за один командний цикл може виконуватися одне звертання до пам’яті програм і два звертання до пам’яті даних.

В ПЦОС з гарвардською архітектурою збільшення кількості звертань до пам’яті за один командний цикл можливе при використанні в якості пам’яті програм і даних двох модулів швидкодіючої пам’яті. Така пам’ять дозволяє виконання чотирьох звертань за один командний цикл при умові, що звертання впорядковані таким чином, що кожен модуль обслуговує два звертання. Широке використання швидкодіючої пам’яті на кристалі стримується значним зростанням потужності споживання та його вартості. При переміщенні швидкої пам’яті або її частини за межі кристалу, необхідно вирішити питання мінімізації затримок та усунення завад, що виникатимуть при такому обміні.