Інтерфейси комп’ютерних систем цос

 

Інтерфейси комп’ютерних систем ЦОС за функціональним призначенням діляться на зовнішні, призначені для введення-виведення даних і зв'язку з ведучим комп’ютером та внутрішні - для з'єднань між процесорними елементами (ПЕ), процесорами і пам’яттю у середині системи. У більшості випадків для зв’язку ПЦОС з ведучим комп’ютером використовується послідовні інтерфейси RS-232С, RS-422А, RS-423А, RS-485 або магістралі (шини) VME, FUSTBUS, Futurebus, SCSI, ISA, PCI, FireWire []. Причому послідовні інтерфейси в основному використовується для зв’язку комп’ютера з простими процесорними модулями (Starter Kit), а шини ISA, PCI - для зв'язку ПЦОС з персональним комп’ютером. Для введення-виведення даних в ПЦОС використовуються АЦП, ЦАП, паралельні, послідовні порти введення-виведення та канали ПДП [2,3,9].

В системах ЦОС для обміну між елементами використовуються мережі обміну, які за топологією зв’язків діляться на три типи: шинні, статичні та динамічні. Мережі з шинною організацією в основному використовуються при реалізації багатопроцесорних систем. Статичні та динамічні мережі забезпечують локальні та глобальні зв’язки між елементами системи. Особливістю статичних мереж є жорстко фіксовані з’єднання, а динамічних – можливість підключення різних виходів до одного і того ж входу.

В систолічних процесорах часто для забезпечення ефективного обміну між процесорними елементами використовуються лінки (комутаційні порти), в яких управління передачею даних здійснюється шляхом запису відповідних кодів в регістри стану і керування. При цьому у процесі передачі використовується буферизація даних, які передаються і приймаються.

Ефективність систем ЦОС в значні мірі визначається інтерфейсами зовнішньої пам’яті ПЦОС, які можна розділити за трьома основними ознаками: кількістю портів пам’яті, інтелектуальністю і гнучкістю інтерфейсу та часовими параметрами. Більшість ПЦОС використовують один зовнішній порт пам’яті, який складається з шин: адреси, даних і управління. Інтерфейс зовнішньої пам’яті для ПЦОС з багатошинною і багатомодульною пам’яттю повинен забезпечувати їх зовнішнє розширення. Приклад типового інтерфейсу зовнішньої пам’яті для ПЦОС з трьома незалежними множинами шин зображений на рис.11.1. Даний інтерфейс дозволяє нарощувати пам’ять програм і даних шляхом підключення до ПЦОС зовнішніх модулів пам’яті та комутацією на його лінії однієї із трьох внутрішніх множин шин.

 

Рис.11.1 Типовий інтерфейс зовнішньої пам’яті

 

Недоліком такого інтерфейсу є неможливість множинного доступу до модулів зовнішньої пам’яті на протязі одного командного циклу, що веде до зменшення продуктивності ПЦОС при виконанні програм з доступом до зовнішньої пам’яті. Забезпечення паралельного доступу до зовнішньої пам’яті протягом одного командного циклу можливе шляхом збільшення кількості портів зовнішньої пам’яті. Збільшення кількості портів зовнішньої пам’яті вимагає збільшення вартості ПЦОС. Прикладом процесорів ЦОС з двома зовнішніми портами є процесори ADSP-21020 (Analog Devices), DSP 96002 (Motorola), TMS 320C30 i TMS 320C40 (Texas Instruments), де один із портів є портом зовнішньої глобальної, а другий - локальної пам’яті. Шини кожного з портів можуть використовуватися для звертання до зовнішньої пам’яті програм і даних з синхронним або асинхронним доступом.

Гнучкість та інтелектуальність інтерфейсів зовнішньої пам’яті визначається кількістю і функціями сигналів шини управління, які забезпечують можливість роботи з широким діапазоном пристроїв зовнішньої пам’яті без спеціального обладнання. Деякими характерними властивостями інтерфейсів зовнішньої пам’яті є можливість програмування станів очікування, та підтримка сторінкового режиму динамічної пам’яті і її регенерації.

Часові характеристики інтерфейсів зовнішньої пам’яті значно впливають на загальну продуктивність та вартість системи. Порівняння часових характеристик інтерфейсів зовнішньої пам’яті ПЦОС необхідно здійснювати з врахуванням тривалості командного циклу. При однаковій тривалості командного циклу перевагу необхідно віддавати ПЦОС з більшим часом доступу до зовнішньої пам’яті. Використання в системах повільної зовнішньої пам’яті робить їх дешевшими.

В більшості сучасних ПЦОС в інтерфейсах зовнішньої пам’яті закладено спеціальні можливості для підтримки функції багатопроцесорності складних обчислювальних систем. До них в першу чергу слід віднести наявність двох портів зовнішньої пам’яті. В багатопроцесорних застосуваннях один з портів доцільно використовувати для підключення до локальної пам’яті процесора, а другий - для доступу до глобальної пам’яті, яка спільно використовується всіма процесорами системи. Можливі випадки коли декільком процесорам одночасно необхідно звернутися до глобальної пам’яті. Але магістраль глобальної пам’яті є одна і використовувати її в кожний окремий момент часу може тільки один процесор. Тому виникає необхідність в механізмі управління використанням магістралі процесорами, тобто в функції арбітражу, при якому вибраному процесорові надається право доступу до магістралі.

Існують два основних способи арбітражу: паралельний і послідовний. Паралельний спосіб вимагає використання додаткових засобів для арбітражу магістралі, послідовний реалізується простим з’єднанням відповідних виводів процесорів без використання спеціального програмного або апаратного забезпечення. Для підтримки систем з спільною магістраллю в більшості ПЦОС є два контакти які можуть бути зконфігуровані як сигнали запиту і підтвердження надання магістралі. Коли один з процесорів хоче мати доступ до магістралі, то він формує сигнал запиту магістралі і передає їх арбітрові. Останній за певним алгоритмом вибирає процесор, якому надається право доступу до магістралі, про що він повідомляється сигналом дозволу на заняття магістралі.

Крім того, деякі ПЦОС, наприклад TMS320C50, дозволяють зовнішньому пристрою звертатись до внутрішньокристальної пам’яті. Для забезпечення такого звертання використовуються дві пари сигналів: перша пара - HOLD (запит управління магістраллю) і HOLDA (підтвердження надання магістралі), друга пара - BR (запит на доступ до внутрішньокристальної пам’яті) і IAQ (дозвіл доступу до внутрішньокристальної пам’яті). При цьому для доступу до внутрішньокристальної пам’яті необхідно забезпечити спершу доступ до зовнішньої магістралі за допомогою сигналів HOLD і HOLDA, а потім за допомогою сигналів BR і IAQ отримати доступ до внутрішньокристальної пам’яті. Використання механізму доступу до внутрішньокристальної пам’яті в багатопроцесорних системах дозволяє мінімізувати час міжпроцесорного обміну.

Ще один механізм підтримки функції багатопроцесорності, що спрощує використання спільних змінних в глобальній пам’яті закладено в ПЦОС. Даний механізм пов’язаний з блокуванням шини (bus locking) на час читання, зміни та запису нового значення в пам’ять. Іноді цю можливість називають елементарною операцією перевірки-встановлення (test-and-set). В процесорах TMS320C3x і TMS320C4x для виконання даної процедури використовуються апаратна підтримка і спеціальні команди.

Інтерфейс процесора фірми Analog Devices (ADSP-2106x) орієнтований на побудову багатопроцесорних систем з спільною магістраллю. В даних ПЦОС арбітр магістралі реалізований на кристалі і дозволяє об’єднувати в систему до шести процесорів без додаткових зовнішніх апаратних засобів і спеціального програмного забезпечення. Крім того, процесор ADSP-2106x забезпечує доступ до внутрішньокристальної пам’яті. Це дозволяє виконувати безпосередньо міжпроцесорний обмін без додаткових операцій.

Для побудови багатопроцесорних систем з різною конфігурацією зв’язків в архітектуру процесора TMS320C4x і ADSP-2106x введені спеціальні комунікаційні порти.

Для налагодження й емуляції систем ЦОС використовується інтерфейс JTAG/IEEE 1149.1 (Join Test Action Group). Цей інтерфейс, підтримуваний багатьма фірмами-виробниками систем ЦОС забезпечує покрокове налагодження як одного, так і декількох процесорів у системі з використанням спеціальних програм - відлагоджувачів і відповідного апаратного забезпечення.

цифровий обробка сигнал комп’ютерний