Недвоичные счетчики с обратной связью

Если посмотреть на временные диаграммы сигналов на выходах двоичного счетчика, приведенные на рис. 8.32 и 8.35, то можно увидеть, что частота сигналов на его выходах будет уменьшаться в два раза по отношению к предыдущему выходу. Это позволяет использовать счетчики в качестве цифровых делителей частоты входного сигнала. Цифровые делители частоты используются в устройствах формирования высокостабильных генераторов частоты (синтезаторов частот).

Сформированные частоты могут быть использованы либо для синхронизации различных цифровых устройств (в том числе и микропроцессоров) либо в качестве высокостабильных генераторов опорных частот в радиоприемных и радиопередающих устройствах.

При использовании цифровых счетчиков в качестве устройств формирования опорных частот часто требуется обеспечить коэффициент деления частоты, отличающийся от степени числа 2. В этом случае требуется счетчик с недвоичным коэффициентом счета.

Еще одна ситуация, когда могут потребоваться недвоичные счетчики, возникает при отображении информации, записанной в счетчике. Человек, который работает с электронной техникой, привык работать с десятичной системой счисления, поэтому возникает необходимость отображать хранящееся в счетчике число в десятичном виде. Это сделать намного проще, если и счет входных импульсов вести сразу в десятичном или двоично-десятичном коде, иначе для индикации потребуется перекодировать информацию из двоичного кода в двоично-десятичный. Такая ситуация встречается при построении измерителей длительности импульсов или частотомеров.

Построить недвоичный счетчик можно из двоичного за счет исключения лишних комбинаций нулей и единиц. Эта операция может быть осуществлена при помощи обратной связи, заведено на вход обнуления состояния счетчика R. Для реализации недвоичного счетчика при помощи дешифратора определяется внутреннее состояние счетчика, соответствующее требуемому коэффициенту счета. Сигнал с выхода дешифратора обнуляет содержимое двоичного счетчика.

Обратите внимание, что эти рассуждения справедливы для суммирующего двоичного счетчика. При использовании вычитающего счетчика необходимо декодировать число, равное отрицательному значению коэффициента счета. Такой счетчик обычно используется в качестве делителя частоты. В качестве примера реализации описанной идеи реализации недвоичного счетчика, рассмотрим схему двоично-десятичного счетчика, приведенную на рис. 8.41.

Рис. 8.41. Схема десятичного счетчика

В рассматриваемой схеме дешифратор построен на двухвходовом логическом элементе "2И", входящем в состав микросхемы двоичного счетчика K155ИЕ5. Дешифратор декодирует число 10₁₀, соответствующее числу 1010₂ в двоичной системе счисления.

В соответствии с принципами построения схем по произвольной таблице истинности, для построения дешифратора требуется еще два инвертора, подключенных к выходам 1 и 4, однако после сброса счетчика числа, большие 10₁₀ никогда не смогут появиться на выходах микросхемы. В результате схема дешифратора упрощается и вместо четырехвходового элемента "4И" можно обойтись двухвходовым. Инверторы в таком дешифраторе тоже оказываются лишними.

Приведем в качестве еще одного примера недвоичного счетчика схему делителя частоты на 1000. При разработке делителя частоты, прежде всего, определим, сколько потребуется микросхем двоичных счетчиков. Для этого определим степень числа 2, при которой число M = 2ⁿ будет больше требуемого числа 1000.

Получаем число десять. При возведении основания системы счисления 2 в 10 степень получится число 1024. Оно, естественно, больше числа 1000, а значит, при использовании для построения делителя частоты счетных триггеров, достаточно будет десяти триггеров, однако обычно для построения делителей частоты используют готовые двоичные счетчики, поэтому определим необходимое количество микросхем двоичных счетчиков. При использовании четырехразрядных двоичных счетчиков достаточно будет трех микросхем, так как в трех микросхемах будет 3 × 4= 12 триггеров, что заведомо больше минимального числа триггеров.

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Десятичное число 1000₁₀ в двоичном виде будет выглядеть как 0011 1110 1000₂. В этом числе шесть единиц, поэтому для построения дешифратора будет достаточно шестивходового логического элемента "6И", однако такие микросхемы не выпускаются, поэтому воспользуемся доступной микросхемой "8И-НЕ". Неиспользуемые входы этой микросхемы подключим к питанию. Теперь они мешать работе схемы делителя частоты не будут. Ненужную нам инверсию сигнала скомпенсируем дополнительным инвертором. Получившаяся схема делителя частоты с коэффициентом деления 1000 приведена на рис. 8.42.

Рис.8.42. Схема делителя на 1000, построенного на основе трех двоичных счетчиков

При использовании счетчиков в составе синтезаторов частот может потребоваться формирование определенного диапазона частот. В этом случае делитель, построенный на недвоичном счетчике, должен обладать возможностью изменения коэффициента деления.

Такие делители частоты получили название делителей с переменным коэффициентом деления (ДПКД). При использовании обратной связи для реализации ДПКД потребуется полный дешифратор и переключатели его выходов на вход сброса счетчика. Схема делителя частоты при этом получается сложной, а управление таким делителем неудобным.

Пример двухразрядного делителя с переменным коэффициентом деления (ДПКД), построенного на двух микросхемах десятичных счетчиков приведен на рис. 8.43. Обратите внимание, что для удобного управления таким синтезатором частоты использованы десятичные счетчики. Использование десятичных счетчиков позволяет выставлять необходимую частоту непосредственно в десятичном виде. Значение формируемой таким делителем частоты можно нанести на корпусе прибора над клювиками переключателей или отображать набираемую частоту на десятичных индикаторах.

Рис. 8.43. Схема делителя с переменным коэффициентом деления с максимальным коэффициентом деления 100

В качестве определенного недостатка такого делителя частоты можно отметить очень маленькую длительность выходных импульсов. Если требуется сформировать строго симметричное колебание, то на выходе подобного делителя необходимо дополнительно поставить одноразрядный двоичный делитель частоты, выполненный на T‑триггере. В этом случае на выходе делителя будет формироваться "меандр" с очень высокой точностью.

Недвоичные счетчики с предварительной связью

В счетчиках с обратной связью исключаются последние состояния двоичного счетчика. Можно поступить по-другому. Начать с последнего состояния счетчика и, воспользовавшись вычитающим счетчиком, определить нулевое состояние счетчика. Это состояние очень просто можно обнаружить при помощи логического элемента "И". В данной схеме начинать счет необходимо с числа, которое будет определять коэффициент деления делителя, построенного на таком счетчике.

При построении счетчика по таким принципам необходимо иметь возможность предварительной записи двоичного (или недвоичного) числа в счетчик. При предварительной записи счетчик должен вести себя как параллельный регистр. Опять нам потребуется, как и при построении универсального регистра, коммутатор логических сигналов.

Напомним, что в качестве коммутатора вполне успешно используется логический элемент "2И-2ИЛИ", главное обеспечить подачу на элементы "И" противофазных сигналов. Это условие нам обеспечивает инвертор.

Одна из схем счетчика, с возможностью параллельной записи двоичных кодов во внутренние триггеры счетчика, приведена на рис. 8.44. В этой схеме вход C предназначен для подачи тактовых импульсов. Его еще называют "–1", так как при подаче на этот вход импульсов, содержимое счетчика уменьшается на единицу. Входы D0 … D3 предназначены для записи произвольного двоичного числа в счетчик. Запись производится по сигналу, подаваемому на вход параллельной записи PE.

Рис. 8.44. Схема счетчика с возможностью параллельной записи

На первый взгляд приведенная схема достаточно сложна. Однако если ее проанализировать, то можно увидеть, что схема состоит из совершенно одинаковых узлов. Информационные входы D‑триггеров могут быть подключены либо к входу параллельной записи, либо к инверсному выходу предыдущего триггера. Так как в схеме применено четыре триггера, то для коммутации источников сигналов на их входы требуется четыре мультиплексора.

Источники сигналов на тактовых входах триггеров переключаются при помощи точно такой же коммутирующей схемы. Входы триггеров в зависимости от управляющего сигнала PE подключены либо к выходу предыдущего триггера, либо к цепи синхронизации.

Особо следует остановиться на реализации возможности наращивания разрядности счетчиков. При работе счетчика, как это уже обсуждалось, требуется определять нулевое состояние счетчика. Это легко можно реализовать при помощи четырехвходовой схемы "4ИЛИ". Однако если необходимо учитывать состояние предыдущих счетчиков, то следует соединить счетный вход счетчика с пятым входом схемы обнаружения нулевого состояния счетчика, как это показано на рис. 8.44.

Условно-графическое обозначение двоичного счетчика с возможностью параллельной записи состояния счетчика приведено на рис. 8.45.

Рис. 8.45. Условно-графическое обозначение счетчика с возможностью параллельной записи

Ну а теперь, точно так же как и в предыдущем примере, попробуем реализовать делитель частоты с коэффициентом деления 1000. Вспомним, что при разработке делителя частоты сначала определяется количество микросхем двоичных счетчиков. Для этого определим степень числа 2, при которой число M=2ⁿ будет больше требуемого числа 1000.

Получаем число десять. При возведении основания системы счисления 2 в 10 степень получится число 1024. При использовании четырехразрядных двоичных счетчиков достаточно будет трех микросхем, так как в трех микросхемах будет 3*4=12 триггеров, что заведомо больше минимально необходимого числа триггеров.

Следующим этапом построения делителя частоты будет перевод коэффициента деления 1000 в двоичное представление. Перевод чисел между системами счисления мы рассматривали в предыдущих главах. Десятичное число 1000₁₀ в двоичном виде будет выглядеть как 0011 1110 1000₂. Как мы уже говорили, с этого числа должен начинаться счет вычитающего счетчика.

Схема делителя частоты с коэффициентом деления, равным 1000 приведена на рис. 8.46. В этой схеме первая микросхема является младшей, поэтому в нее загружается младшая тетрада числа предварительной записи 1000₁₀, равная 1000₂. В следующую микросхему загружается число 1110₂, а в последнюю микросхему – 0011₂.

Рис. 8.46. Схема делителя на 1000, построенного на основе трех двоичных счетчиков с предварительной записью

Для определения нулевого состояния триггеров счетчика служит выход <0. Для этого внутри микросхемы расположен логический элемент "5ИЛИ". Чтобы определить обнулились ли все три микросхемы, в схеме на рис. 8.41 счетные входы микросхем "–1" соединяются с входом переноса предыдущей микросхемы. Как только такое состояние обнаруживается, сигнал поступает на входы параллельной записи PE, и в счетчик снова записывается число 1000₁₀. В результате работы приведенной схемы на выходе делителя импульс возникает один раз после подачи на его вход тысячи импульсов.

Обратите внимание, что на этот раз коэффициент деления определяется не принципиальной схемой делителя, а задается кодом двоичного числа, подаваемого на вход параллельной записи счетчиков. В результате процесс изменения коэффициента деления счетчика значительно упрощается. Для изменения частоты на выходе делителя достаточно просто подать нужное число на входы управления. Схема самого делителя, в отличие от схемы недвоичного счетчика с обратной связью, при этом не меняется.

Для построения делителя с переменным коэффициентом деления мы использовали вычитающий счетчик. Можно такую же схему построит на суммирующем счетчике, однако для записи коэффициента деления в этом случае придется воспользоваться отрицательным числом в дополнительном коде. Для того чтобы получить отрицательное число в этом коде, необходимо положительное двоичное число проинвертировать и прибавить единицу. Например, для реализации коэффициента деления 1000 возьмем его двоичный эквивалент 0011 1110 1000₂. После инвертирования получим число 1100 0001 0111₂. Окончательный результат будет равен 1100 0001 1000₂.

Для десятиразрядного двоичного кода это число будет равно десятичному эквиваленту 24₁₀. Действительно, если в счетчике с коэффициентом 2¹⁰=1024 начать считать от числа 24, то ровно через 1000₁₀ импульсов счетчик переполнится и его состояние станет равным нулю.

Синхронные счетчики