Краткое описание отладочных плат Spartan-3

Ниже на рис. 1 представлены основные компоненты отладочной платы Spartan-3 Starter Kit, а на рис. 2 ее более современный вариант на базе микросхемы Spartan-3Е. Напоминаем, что для тех студенческих бригад, которые используют плату с ПЛИС CPLD Cool Runner2,краткое описание отладочной платы на базе CPLD следует смотреть в разделе описания второго лабораторного задания, а более подробные описания можно найти в каталоге LAB_CPLD на файлах в компьютерах учебного класса кафедры ВМСС.

 

В состав отладочной платы Spartan-3 входят:

1) микросхема ПЛИС Spartan-3 XC3S200-FT256 с эквивалентной логической емкостью 200 000 вентилей (это отражено в названии микросхемы:

3S-Спартан-3, 200-тысяч эквивалентных вентилей, FT256-тип корпуса);

2) флеш - память 2 Мбит, из них 1 Мбит свободного места для пользователя;

3) два ОЗУ 256 К×16 SRAM;

4) разьем видеопорта VGA;

5) разьемы порта RS-232 и порта PS/2;

6) 4 семисегментных жидкокристаллических индикатора;

7) 8 светодиодов (их нумерация слева направо LD7 ─ LD0; они связаны на плате с контактами микросхемы ПЛИС с именами P11, P12, N12, P13, N14, L12, P14, K12);

 

 

Рис.1.Структура отладочной платы Спартан 3 Стартер Кит

 

8) 4 нажимные кнопки (их нумерация слева направо и имена: BTN3 ─ BTN0, они связаны с контактами микросхемы L14, L13, M14, M13);

9) 8 ползунковых переключателей (их нумерация слева направо SW7 ─ SW0, они связаны с контактами микросхемы K13, K14, J13, J14, H13, H14, G12, F12);

10) генератор тактовых импульсов 50 МГц (связан с контактом Т9 микросхемы ПЛИС).

Кроме того в составе платы есть микросхема с ПЛИС типа CPLD серии 9000, но в практикуме ее не используют по причине наличия более современной платы с ПЛИС COOL RUNNER 2.

 

Имена контактов микросхемы ПЛИС, соединенных на плате с кнопками и светодиодами отладочной платы вам придется использовать в ходе выполнения проекта при создании файла конструкторских ограничений(сonstraints). Это текстовый файл с расширением.UCF

(см. приложение А).

Например, для проекта D-триггера с двумя выходами Q,NQ и входами C,D он содержит такой текст.

NET "C" LOC = T9;

NET "D" LOC = F12;

NET "Q" LOC = P14;

NET "NQ" LOC = K12;

Ниже на рис.2 представлена отладочная плата с ПЛИС SPARTAN-3E.

Ее преимущество в возможности программирования ПЛИС через порт USB на компьютерах, в которых нет порта LPT.Плата включает

 

1. Блок питания.

2. Шестиконтактный порт для расширения (Header J1).

3. -Контактный порт для расширения (Header J2).

4. Четыре ползунковых переключателя, соединенные с контактами ПЛИС -N17,H18,L14,L13

5. Восемь светодиодов-f12,t12,e11,f11,c11,d11,e9,f9.

6. Разьем - SMA

7. Гнездо для дополнительного тактового генератора

 

Рис.2.Структура отладочной платы Спартан 3 Е

 

 

8. Четыре нажимных кнопки (BTN_North-BTN_WEST, cоединенные с контактами ПЛИС V4,H13,C17,D18) и расположенные вокруг вращательной нажимной кнопки (rotary push button).

9. 10/100 Ethernet порт

10. RS 232 переходник уровней напряжения питания

11. Последовательный порт

12. PS/2 порт

13. Видеопорт

14. Ж.К дисплей

15. Параллельный порт

16. Кабель загрузки USB(а не JITAG,как в первой плате)

17. ЦАП, АЦП

18. Коннектор JTAG

19. Тактовый генератор, соединенный с контактом С9 микросхемы ПЛИС

На плате есть вторая микросхема – ‘это ПЛИС типа CPLD COOR RUNNER 2, но обычно она в практикуме не используется в силу ограниченных логических возможностей.

Файл конструкторских ограничений для проектов на этой плате строится так же, как и для проектов на ПЛИС SPARTAN-3, но номера контактов ПЛИС естественно другие.

Например, для проекта D -триггера с одним выходом, реализуемого на плате СПАРТАН 3Е, файл конструкторских ограничений может быть таким

NET "C" LOC = С9;

NET "D" LOC = L13;

NET "Q" LOC = F12;

 

ЛАБОРАТОРНАЯ РАБОТА № 1