Взаимодействие элементов блока дзу-э-8к-м по структурной схеме. 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Взаимодействие элементов блока дзу-э-8к-м по структурной схеме.



ДЗУ работает в режиме “Чтение”. Перед началом работы на БМУ ДЗУ-Э-8К-М через разъем Ш27 может быть подан сигнал “Установка 0”. По этому сигналу БМУ вырабатывает сигнал Уст.0 РгА, который поступает на РгА и сбрасывает его в исходное состояние. Сигнал “Установка 0” может на ДЗУ не подаваться, так как РгА устанавливается в «0» состояние по сигналу Уст.0. РгА, выработанному по сигналу “Обращение-1”.

Сигнал “Блокир.контроль” подается на БМУ от УК в случае необходимости контроля кода адреса.

Режим чтения информации, хранящейся в ДЗУ, начинается с приходом на БМУ сигнала “Обращение-1”, а на УСогл.1 - с разъема Ш27 кода адреса, который поступает на РгА.

По сигналу “Обращение-1” БМУ вырабатывает управляющие сигналы: УСТ.0 РгА, ЗП РгА, РгА, “Опрос Х”, “Опрос Y”, “Строб РгЧ”, “Строб Ч”, “Сбой”, “Занято”, “Готов”.

По сигналу ЗП РгА, поступающему на РгА, происходит запись кода адреса и кода контроля адреса. С РгА код адреса и код контроля адреса поступают на схему контроля К и на схему дешифраторов.

Схема К, в случае несоответствия кода адреса контрольному коду, вырабатывает сигнал “Сбой А”, по которому БМУ вырабатывает сигнал “Сбой”. В случае прихода на БМУ сигнала “Блокир.контроль” сигнал “Сбой” не вырабатывается.

Схема дешифраторов функционально состоит из шести дешифраторов, которые преобразуют код адреса в шесть групп позиционного кода.

Код адреса с 18-го по 20-й разряды управляет выбором одной из восьми кассет П. Выбор кассеты П и УС осуществляется в регистре кода числа.

Код адреса с 21-го по 30-й разряды управляет выбором одного из 1024 слов в одной из кассет П.

Код адреса 16-го и 17-го разрядов поступает на схему совпадения. С выхода схемы совпадения сигнал поступает на вход управления ДШ1. По этому сигналу на выходе ДШ1 вырабатывается код, который поступает на РгЧ и выбирает информацию с одной из кассет УС.

Код адреса 28, 29, 30-го разрядов поступает на входы второго дешифратора ДШ2, а код адреса 26, 27 и 20-го разрядов поступает на входы третьего дешифратора ДШ3.

По сигналу “Опрос Х”, поступающему на входы управления ДШ2 и ДШ3, вырабатывается код, который поступает на схему Ф и включает один из 64 формирователей втекающего тока.

Код адреса 22, 23, 24, 25-го разрядов поступает на входы четвертого и пятого дешифраторов ДШ4, ДШ5.

Код адреса 18, 19, 21-го разряда поступает на вход шестого дешифратора ДШ6.

По сигналу “Опрос Х”, поступающему на входы управления ДШ4, ДШ5, ДШ6, вырабатывается код, который поступает на вход схему Ф и включает один из 128 формирователей вытекающего тока. Ток опроса, выбранный по сигналу “ОпросY”, пройдя по выбранным цепям опроса с схему Ф на накопитель П и обратно на схему Ф, возбуждает запоминающие элементы одной из кассет П. Сигналы с опрошенной кассеты П поступают на соответствующий усилитель считывания. С УС код считанного числа поступает на РгЧ, в котором осуществляется выбор кассеты УС по сигналам с ДШ1 и временная селекция считанного числа по сигналу с БМУ “Строб РгЧ”.

С РгЧ код числа поступает на УСогл.2. По сигналу “Строб Ч”, поступающему с БМУ на УСогл.2, происходит выдача кода считанного числа в магистраль чтения. На УСогл.2 с БМУ поступают сигналы “Занято”, “Готов” и, в случае сбоя адреса и отсутствия сигнала “Блокир. контроль”, сигнал “Сбой”, которые подаются в устройство управления каналом.


ВОПРОС №35

Назначение и состав УК.

УК предназначено для управления процессом обращения процессоров к общей памяти посредством внутреннего магистрального канала, управления конфигурацией модулей ЗУ и синхронизации работы всех устройств СВ.

УК выполняет следующие функции:

· Приоритетное обслуживание обращения любого из 8 процессоров к общей памяти, состоящей из 15 блоков ЗУ (ОЗУ, ДЗУ), а также к собственным регистрам (РУК) посредством ВМК;

· Регламентирование времени загрузки ВМК процессорами;

· Управление конфигурацией модулей ЗУ (путем подмены неисправных модулей исправными);

· Управление обменом информации с РТА (ЛТА);

· Синхронизация работы устройств СВ;

УК рассчитано на обслуживание 8-ми процессоров (типа ВчУ, УО), которым присваиваются номера 0-7, и 16-ти модулей ЗУ (типа РУК, ОЗУ, ДЗУ, ПЗУ), которым также присвоены общие номера 0-15. Каждый модуль ЗУ имеет физический адрес, который “прошивается“ в УК. Логические номера модулей ЗУ и их физические адреса приведены в таблице №1.

Таблица 1

В состав УК входят следующие основные функциональные устройства:

· устройство приоритетного обращения (УПО);

· регистры УК (РУК);

· синхронизатор (С).

Все устройства выполнены на типовых устройствах замены, которые размещены в одном блоке с автономным стабилизированным источником питания.


 

ВОПРОС №36



Поделиться:


Последнее изменение этой страницы: 2016-12-12; просмотров: 324; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.134.104.173 (0.007 с.)