Многоразрядные параллельные сумматоры



Мы поможем в написании ваших работ!


Мы поможем в написании ваших работ!



Мы поможем в написании ваших работ!


ЗНАЕТЕ ЛИ ВЫ?

Многоразрядные параллельные сумматоры



Параллельные многоразрядные сумматоры строятся на основе ПОС. На рис. 15.8 приведена схема параллельного n-разрядного сумматора с последовательным переносом, составленного из одноразрядных сумматоров. Правильные значения

 

 
 
Рис.15.8


частичных сумм S0 … Sn-1 будут устанавливаться последовательно, начиная с младшего разряда. Самым последним устанавливается правильное значение частичной суммы Sn-1. Максимальное время суммирования в таком сумматоре составляет:

. (15.9)

Примером интегрального параллельного сумматора с последовательным переносом является микросхема К564ИМ1. Это - четырёхразрядный сумматор, выполнен­ный по КМДП-технологии. Его структурная схема и УГО показаны соотве­тственно на рис.15.9,а и 15.9,б. Он отличается от схемы рис.15.8 наличием схемы ускоренного формирования выходного переноса c4 (подробно такая схема рассмотрена в п.15.1.4), подаваемого на вход переноса следующей микросхемы при наращивании разрядности. Благодаря нали­чию такой схемы удаётся увеличить быстродействие многоразрядных парал­лельных сумматоров с последовательным переносом. При напряжении источ­ника питания Uп =10 В время задержки по трактам от входа c0 до выхода переноса c4 и от входов слагаемых младших разрядов до выхода суммы старшего разряда составляет 140 нc. При Uп = 5 В задержка сигналов увеличивается до 300 нc.

a)
a) б)

 

 

Недостатком параллельных многоразрядных сумматоров с последо­вательным переносом является их сравнительно низкое быстродействие, связанное с большим временем суммирования. Увеличение быстродействия сумматоров можно осуществить по двум направлениям :

1) уменьшением параметров tas, tap, tps, tpp и объема оборудования, оцениваемого числом входов используемых ЛЭ;

2) уменьшением времени суммирования tсум .

Первое направление представляет собой классическую задачу синтеза сумматора, не решенную окончательно до настоящего времени. За время существования ЭВМ эта задача решалась эмпирически и были получены удачные решения. В настоящее время широкое распространение получили сумматоры, построенные на основании уравнений (15.5) и (15.8), пред­ставляющих самодвойственные функции.

Второе направление связано с уменьшением ( или даже исключением ) влияния разрядности суммируемых чисел на tcyм путем одновременного фор­мирования переносов во все разряды. Такие сумматоры называют парал­лельными с параллельным переносом. Для синтеза таких сумматоров предста­вим выражение (15.5) для переноса в старший разряд в виде:

(15.10)

или

где . (15.11)

Сигнал gi = 1 вырабатывается тогда, когда a i = b i =1 и не зависит от значения переноса c i в данный разряд. Поэтому функцию gi = a i b i называют функцией генерации переноса. Сигнал pi = a i b i = 1 разрешает прохо­ждение переноса на выход сумматора, когда a i либо b i равно нулю и называется функцией распространения переноса.

Для четырехразрядного сумматора функции генерации и распространения переноса будут иметь вид:

g0 = a0 b0 , p0 = a0 b0 ,

g1 = a1 b1 , p0 = a1 b1 ,

g2 = a2 b2 , p0 = a2 b2 ,

g3 = a3 b3 , p0 = a3 b3 .

Тогда функции переноса для первого и последующего разрядов можно записать в виде:

c1 = g0 p0c0 ;

 
 

 

Формулы (15.13) показывают, что переносы из каждого разряда можно выразить непосредственно через функции генерации gi и распространения переноса pi, определяемые только значениями слагаемых независимо от их положения в разрядной сетке, и перенос c0 в младший разряд.

Можно показать также, что . Действительно:

Следовательно, одновременно (параллельно) с формированием сигналов переноса по сформированным значениям функций gi и pi можно формировать частичные суммы si (но небольшая задержка должна быть, чтобы успели вы­работаться сигналы переноса).

 

 
 
Рис.15.10

 


Структурная схема рассмотренного сумматора с параллельным пораз­рядным переносом приведена на рис. 15.10. Блок генерации и распространения совместно с блоком переноса образуют схему (блок) ускоренного переноса (сокращенно СУП или БУП).

Для реализации этого сумматора в базисе И-НЕ необходимо преобразовать уравнения (15.12) следующим образом:

(15.15)

 

Поступая аналогичным образом, получим:

 

(15.17)

 

В уравнениях (15.14)...(15.17) множители, стоящие после знака (конъ­юнкции), присутствуют только в том случае, если c0=1.

 
 

 

 


Схема четырехразрядного параллельного сумматора, построенная в соот­ветствии с уравнениями (15.14) ... (15.17), приведена на рис.15.11. На этом рисунке пунктирными линиями обведены участки, которые не используются при c0 = 0. Из рисунка видно, что быстродействие параллельного сумматора с парал­лельным переносом равно времени задержки трех схем И-НЕ, формирующих сигнал переноса, плюс время задержки ПОС. В зависимости от типа одно­разрядного сумматора время суммирования при параллельном переносе сос­тавляет tсум = (5-6) tзд.ла..

С ростом разрядности сумматора увеличивается число входов конъ-юнкторов, используемых для формирования переносов в старшие разряды. Поэтому сумматоры с параллельным переносом реализуют лишь для малого числа разрядов (обычно для четырех). Однако принцип параллельного переноса используется в широко распространенных сумматорах с групповой структурой.



Последнее изменение этой страницы: 2016-08-14; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 34.236.187.155 (0.01 с.)