Многоразрядные параллельные сумматоры

Параллельные многоразрядные сумматоры строятся на основе ПОС. На рис. 15.8 приведена схема параллельного n-разрядного сумматора с последовательным переносом, составленного из одноразрядных сумматоров. Правильные значения

 

	Рис.15.8

частичных сумм S₀ … S_n-1 будут устанавливаться последовательно, начиная с младшего разряда. Самым последним устанавливается правильное значение частичной суммы S_n-1. Максимальное время суммирования в таком сумматоре составляет:

. (15.9)

Примером интегрального параллельного сумматора с последовательным переносом является микросхема К564ИМ1. Это - четырёхразрядный сумматор, выполнен­ный по КМДП-технологии. Его структурная схема и УГО показаны соотве­тственно на рис.15.9,а и 15.9,б. Он отличается от схемы рис.15.8 наличием схемы ускоренного формирования выходного переноса c₄ (подробно такая схема рассмотрена в п.15.1.4), подаваемого на вход переноса следующей микросхемы при наращивании разрядности. Благодаря нали­чию такой схемы удаётся увеличить быстродействие многоразрядных парал­лельных сумматоров с последовательным переносом. При напряжении источ­ника питания U_п =10 В время задержки по трактам от входа c₀ до выхода переноса c₄ и от входов слагаемых младших разрядов до выхода суммы старшего разряда составляет 140 нc. При U_п = 5 В задержка сигналов увеличивается до 300 нc.

a)

a) б)

 

 

Недостатком параллельных многоразрядных сумматоров с последо­вательным переносом является их сравнительно низкое быстродействие, связанное с большим временем суммирования. Увеличение быстродействия сумматоров можно осуществить по двум направлениям:

1) уменьшением параметров t_as, t_ap, t_ps, t_pp и объема оборудования, оцениваемого числом входов используемых ЛЭ;

2) уменьшением времени суммирования t_сум.

Первое направление представляет собой классическую задачу синтеза сумматора, не решенную окончательно до настоящего времени. За время существования ЭВМ эта задача решалась эмпирически и были получены удачные решения. В настоящее время широкое распространение получили сумматоры, построенные на основании уравнений (15.5) и (15.8), пред­ставляющих самодвойственные функции.

Второе направление связано с уменьшением (или даже исключением) влияния разрядности суммируемых чисел на t_cyм путем одновременного фор­мирования переносов во все разряды. Такие сумматоры называют парал­лельными с параллельным переносом. Для синтеза таких сумматоров предста­вим выражение (15.5) для переноса в старший разряд в виде:

(15.10)

или

где . (15.11)

Сигнал g_i = 1 вырабатывается тогда, когда a _i = b _i =1 и не зависит от значения переноса c _i в данный разряд. Поэтому функцию g_i = a _i b _i называют функцией генерации переноса. Сигнал p_i = a _i b _i = 1 разрешает прохо­ждение переноса на выход сумматора, когда a _i либо b _i равно нулю и называется функцией распространения переноса.

Для четырехразрядного сумматора функции генерации и распространения переноса будут иметь вид:

g₀ = a₀ b₀ , p₀ = a₀ b₀ ,

g₁ = a₁ b₁ , p₀ = a₁ b₁ ,

g₂ = a₂ b₂ , p₀ = a₂ b₂ ,

g₃ = a₃ b₃ , p₀ = a₃ b₃ .

Тогда функции переноса для первого и последующего разрядов можно записать в виде:

c₁ = g₀ p₀c₀;

 

Формулы (15.13) показывают, что переносы из каждого разряда можно выразить непосредственно через функции генерации g_i и распространения переноса p_i, определяемые только значениями слагаемых независимо от их положения в разрядной сетке, и перенос c₀ в младший разряд.

Можно показать также, что . Действительно:

Следовательно, одновременно (параллельно) с формированием сигналов переноса по сформированным значениям функций g_i и p_i можно формировать частичные суммы s_i (но небольшая задержка должна быть, чтобы успели вы­работаться сигналы переноса).

 

	Рис.15.10

 

Структурная схема рассмотренного сумматора с параллельным пораз­рядным переносом приведена на рис. 15.10. Блок генерации и распространения совместно с блоком переноса образуют схему (блок) ускоренного переноса (сокращенно СУП или БУП).

Для реализации этого сумматора в базисе И-НЕ необходимо преобразовать уравнения (15.12) следующим образом:

(15.15)

 

Поступая аналогичным образом, получим:

 

(15.17)

 

В уравнениях (15.14)...(15.17) множители, стоящие после знака (конъ­юнкции), присутствуют только в том случае, если c₀ =1.

 

 

Схема четырехразрядного параллельного сумматора, построенная в соот­ветствии с уравнениями (15.14)... (15.17), приведена на рис.15.11. На этом рисунке пунктирными линиями обведены участки, которые не используются при c₀ = 0. Из рисунка видно, что быстродействие параллельного сумматора с парал­лельным переносом равно времени задержки трех схем И-НЕ, формирующих сигнал переноса, плюс время задержки ПОС. В зависимости от типа одно­разрядного сумматора время суммирования при параллельном переносе сос­тавляет t_сум = (5-6) t_зд.ла..

С ростом разрядности сумматора увеличивается число входов конъ-юнкторов, используемых для формирования переносов в старшие разряды. Поэтому сумматоры с параллельным переносом реализуют лишь для малого числа разрядов (обычно для четырех). Однако принцип параллельного переноса используется в широко распространенных сумматорах с групповой структурой.