Программируемые порты ввода/вывода (PIO)

Интерфейс блока программируемых портов ввода/вывода связывает внешние контакты микросхемы с внутренней процессорной системой, а именно, с микроконтроллером, его периферией и логической матрицей. Каждый порт ввода/вывода связан с контактной площадкой, которая может примыкать к внешнему выводу. Каждый порт может быть сконфигурирован на ввод, вывод или на двунаправленный сигнал, как показано на рис.25.

Рис.25. Блок программируемого порта ввода/вывода (PIO)

Проектирование порта ввода/вывода для микроконтроллера

В отличие от микроконтроллера стандарта 8051, система на кристалле Е5 обладает значительной гибкостью в организации портов ввода/вывода. Каждый вывод порта конфигурируемой системы на кристалле связан с процессором через системную шину или работает независимо в несвязанных функциях логической матрицы.

Подключение группы портов ввода/вывода к процессору требует определенных ресурсов системной шины, а именно, соединение с шиной данных для чтения и с шиной данных для записи, а также один или два адресных координатора.

Микроконтроллер стандарта 8051 содержит всего четыре порта ввода/вывода, два из которых (порты 0 и 2) необходимы для соединения с внешней памятью, и для непосредственного использования остаются только два порта или 16 выводов индивидуальных сигналов. К тому же, некоторые из выводов функционально разделены. Например, внешний вход для таймера 1 совмещен с выводом порта Р3.5. Таким образом, сравнение с другими микроконтроллерами показало, что микроконтроллер в составе конфигурируемой системы на кристалле Е5 отличается наибольшей гибкостью в организации портов ввода/вывода и обладает рядом достоинств:

1. подключение устройств внешней памяти осуществляется через специализированный блок сопряжения с внешней памятью, отдельный от программируемых портов ввода/вывода;

2. пользователь самостоятельно определяет функциональное назначение выводов, имеющихся в распоряжении данной микросхемы, в общем, до 315 выводов;

3. пользователь самостоятельно определяет число портов ввода/вывода, адресуемых процессором;

4. система на кристалле Е5 поддерживает следующие режимы работы портов ввода/вывода:

- энергосберегающий режим Power–Down (суммарное потребление кристалла Е5 не более 50 мкА);

- возможность индивидуального переключения разрядов в энергосберегающий режим;

- возможность выбора выходного тока - 12 мА (режим активного потребления) или 4 мА (режим обычного потребления);

- возможность программирования портов на работу в трех состояниях, т.е. в режиме приема, передачи и высокоимпедансного состояния.

Совместимость с устройствами, питающимися от 5 В

Порты ввода/вывода конфигурируемой системы на кристалле Е5 полностью восприимчивы 5-вольтовым сигналам, не смотря на то, что сама система питается от источника 3,3В.. Эти сигналы могут напрямую подводиться к выводам микросхемы без ущерба для самой системы, как показано на рис.26. Кроме того, устройство с питанием 5В может быть как источником сигнала, так и приемником.

Рис.26. Выводы Triscend Е5 CSoC полностью совместимы с 5-вольтовыми сигналам, не смотря на то, что сама система питается от 3,3 вольт

Порты ввода/вывода конфигурируемой системы на кристалле Е5 совместимы с ТТЛ и КМОП логикой, а встроенная система защиты от перенапряжения исключает выход микросхемы из строя. У большинства устройств с питанием 5В предусмотрены ТТЛ - совместимые входы, поэтому система на кристалле генерирует сигналы ТТЛ уровня и не выполняет их преобразование.

Единственное несоответствие уровней напряжения может возникнуть тогда, когда система на кристалле Е5 будет взаимодействовать с устройством, питающимся от 5В и имеющим только КМОП совместимые входы. Но в этом случае, такое устройство будет использоваться в режиме пониженного энергопотребления и работать от источника 3,3В, что исключит потенциальное несоответствие уровней.

Элементы памяти

Каждый порт ввода/вывода располагает тремя элементами памяти:

1. входной триггер/защёлка;

2. выходной триггер;

3. триггер, разрешающий выход.

Принцип работы запоминающего элемента представлен в таблице 13.

Элементы памяти триггер/защёлка Таблица13

Режим	D	ClkEna	тактирование	Q
в течение инициализации	INITV значение
Триггер	D	1^*		D
X	X		Q
Защёлка	X	1^*		Q
D	1^*		D
Триггер/защёлка	X		X	Q

X – не принимается во внимание;

1^* – значение логической единицы, принимается по умолчанию;

– передний фронт не инверсного тактового сигнала;

«INITV» – значение для перезагрузки, определяемое пользователем в процессе проектирования.

Только входной регистр может использоваться как защелка. Все остальные элементы являются триггерами D-типа с общим входом тактирования и управления. Каждый триггер может быть активизирован постоянно либо выборочно через общий вход управления.

Полярность тактового сигнала определяется для каждого триггера отдельно в пределах порта ввода/вывода.

Первоначальное значение регистра определяется пользователем и загружается в процессе конфигурации.

Входная сторона порта ввода/вывода

Поток входных сигналов может проникнуть в систему двумя способами. Первый их них через прямой логический вход, а другой – через регистровый, который может быть запрограммирован как триггер, тактируемый фронтом тактового сигнала, или как защелка, инициализируемая уровнем логической единицы.

Вход переключающегося гистерезиса

Каждый порт ввода/вывода имеет необязательный гистерезисный вход. Когда он разрешен, то составляет около ±150 мВ гистерезиса переключающегося напряжения.

Регистровый вход

QA – регистровый вход. В отличие от других элементов памяти, входной регистр может быть сконфигурирован как триггер, тактируемый фронтом тактового сигнала, или как защелка, инициализируемая уровнем логической единицы (см. табл.13).

Гарантирование нулевой задержки на регистровом входе

Данные, поступающие на регистровый вход, могут быть задержаны на несколько наносекунд. С учетом разрешенной временной задержки время установки входного триггера увеличится, чтобы исключить задержку распространения тактового сигнала. Это гарантирует, что время удержания входного регистра будет всегда нулевым или отрицательным, но никогда не будет положительным, поскольку это может привести к температурной и процессорной зависимости и снижению уровня надежности.

Задержка, гарантирующая нулевое время удержания, возможна благодаря буферу шины тактирования.

Выходная сторона порта ввода/вывода

Выходные сигналы могут быть инвертированы в пределах порта ввода/вывода и переданы напрямую контактной площадке или сохранены в триггере, тактируемом фронтом тактового сигнала.

Если сигнал, разрешающий выход, окажется низкого уровня, то выводы соответствующего порта примут высокоимпедансное состояние, а сам порт будет функционировать как выход с тремя состояниями или двунаправленный порт ввода/вывода. Если сигнал, разрешающий выход, окажется высокого уровня, то выходной буфер окажется разрешенным. Выходной и разрешающий выход сигналы могут быть инверсными. Полярность этих сигналов независимо определяется для каждого порта ввода/вывода. К тому же, каждый вывод микросхемы может быть независимо подтянут к уровню логического нуля или единицы.

Выводы каждого порта являются полностью КМОП совместимыми. Переключение порога возможно из-за наличия запаса напряжения на входе/выходе. Несмотря на то, что выходной запас по напряжению системы на кристалле Е5 составляет 3,3 В, каждый ее выход способен управлять стандартным ТТЛ сигналом уровнем 5 В, а большинство 5 вольтовых КМОП устройств имеют ТТЛ совместимые входы.

Вывод микросхемы может быть сконфигурирован с открытым коллектором, если подтянуть выходную линию к земле и управлять сигналом ОЕ, разрешающим выход. В этом случае приложенное к выводам напряжение никогда не превысит значения, определенного запасом напряжения на входе/выходе.

Режим выбора выходного тока

Каждый вывод микросхемы может быть запрограммирован на работу в одном из 2-х режимов, когда выходной ток составляет 4 или 12 мА, соответствующий обычному или активному режиму работы. Меньший ток соответствует пониженному энергопотреблению и меньшему выделению тепла.

Режимы выходного тока Таблица 14

Режим	Выходной ток	Единица измерения
IOL	IOH
Пониженное потребление (принято по умолчанию)	-4.0	+2.0	мА
Активное потребление	-12.0	+6.0	мА

Другие функциональные возможности портов ввода/вывода

В данном разделе описаны другие возможности, доступные программируемым портам ввода/вывода.

Цепь слежения BusMinder^TM

Функционирование цепи слежения подразумевает наличие следующих компонентов для каждого порта ввода/вывода:

1. нагрузочный резистор (подтягивает пассивные выводы к уровню логической единицы);

2. согласующий резистор (подтягивает пассивные выводы к уровню логического нуля);

3. монитор, следящий за состоянием выводов (назначает пассивным выводам последнее присутствовавшее активное состояние).

Конфигурируемая система на кристалле организована на процессах передовой КМОП логики, поэтому не допускает наличие плавающих выводов микросхемы. Плавающим является вывод, не подтянутый к уровню логического нуля или единицы, а также подключенный к двунаправленной шине, когда она оказывается в состоянии высокого омического сопротивления.

Наличие трех вышеописанных программируемых компонентов в составе цепи слежения позволяет значительно уменьшить энергопотребление и ослабить чувствительность к шуму. Это достигается тем, что система подтягивает неиспользуемые или плавающие выводы к уровню логического нуля или единицы.

Настраиваемый нагрузочный резистор представляет собой транзистор с каналом p-типа, который подключен к питанию VCC. Настраиваемый согласующий резистор – это транзистор с каналом n-типа, который подключен к общей точке, т.е. «земле». Сопротивление этих резисторов колеблется в пределах 50-100 кОм. Высокое значение сопротивлений делает резисторы неподходящими для выполнения их непосредственной задачи, преобразуя их в перемножающие резисторы.

Нагрузочные резисторы портов ввода/вывода активны в процессе конфигурации. Это необходимо для того, чтобы вовремя подтянуть все незапрограммированные выводы портов к уровню питания, исключив возникновение плавающих контактов. При этом устройства, использующие такие порты, будут читать состояние логической единицы с выводов.

По окончании процесса конфигурации, уровни напряжения всех контактных площадок должны быть подведены к определенным допустимым логическим уровням, чтобы уменьшить их чувствительность к шуму и избежать чрезмерного потребления тока. Именно с этой целью все неиспользуемые контактные площадки снабжены активными внутренними нагрузочными резисторами.

Монитор, следящий за состоянием выводов, предназначен для портов, которые связаны с двунаправленной шиной. В отличие от предшественников (резисторов), монитор запоминает последнее активное состояние вывода до того, как шина перейдет в состояние высокого омического сопротивления, и передает его выводу в момент, когда бы тот мог стать плавающим.

Режим пониженного энергопотребления

Конфигурируемая система на кристалле может быть введена в режим пониженного энергопотребления, если установить бит PD (PCON.1) в регистре управления питанием. В этом режиме каждый вывод порта дополнительно может быть настроен на режим пониженного энергопотребления. Для этого необходимо, чтобы бит PWDSEL.5 был установлен до того, как система перейдет в энергосберегающий режим.

Возможности выходных контактов

Выводы порта становятся неактивными в течение режима пониженного энергопотребления, если для них разрешен режим индивидуального энергосбережения. При этом выводы находятся в состоянии высокого омического сопротивления. Монитор, следящий за состоянием выводов, активизируется автоматически, независимо от конфигурации согласующего и нагрузочного резисторов, сохранив последнее их активное состояние, он возвращает его им, чтобы уменьшить суммарное потребление энергии.

Возможности входных контактов

Для данных выводов порта также может быть разрешен режим индивидуального энергосбережения. При этом выводы оказываются подтянутыми к уровню логического нуля.

Поддержка JTAG интерфейса

Внедренная логика, связанная с портами ввода/вывода, содержит тестовые структуры стандарта IEEE 1149.1 для тестирования, опроса и испытания микросхемы.

Исходное состояние выводов, принятое по умолчанию

До конфигурации, все выводы портов функционируют через JTAG интерфейс, но со следующими, принятыми по умолчанию условиями:

1. включенный входной гистерезис;

2. низкий выходной ток;

3. цепь слежения представляет нагрузочный резистор.

Состояние выводов после конфигурации, принятое по умолчанию

Все неиспользуемые, но настроенные порты ввода/вывода, программируются как выводы с разрешенными нагрузочными резисторами. Это предусмотрено с целью исключения возникновения плавающих выводов.

Защита от электростатического разряда (ESD)

Каждый порт ввода/вывода имеет встроенную защиту от электростатического разряда ESD. Эта защита способна выдержать минимальный разряд в 2000В, который может быть вызван человеческим телом.