Устройство управления с жесткой логикой

В настоящее время известно большое количество схемных реализаций устройств управления на основе «жесткой» логики. В качестве примера можно было бы привести упрощенную структуру одного из простейших вариантов УУ, построенного на базе ПЛМ и регистра (рис. 3.6).

 

Рис. 3.6. Упрощенная структурная схема варианта реализации устройства управления на основе ПЛМ и регистра

Команда, выбранная из оперативного запоминающего устройства, а точнее - ее часть, представляющая код операции, записывается в регистр команды (IRG - Instruction Register) и хранится в нем в течение всего времени выполнения команды. С помощью дешифратора команд (IDC - Instruction Decoder) код операции расшифровывается и запускает конечный автомат, построенный на элементах памяти – триггерах регистра RG и комбинационной схеме PLM, реализующей функции возбуждения триггеров и функции выходов – управляющие сигналы.

Основным узлом рассматриваемого устройства управления является ПЛМ, на которую в качестве входной информации подаются:

- стартовый сигнал, запускающий автомат, реализующий микропрограмму, выполняющую команду, код которой загружен в IRG;

- информация о текущем состоянии автомата непосредственно с RG, изменяющаяся в каждом такте;

- логические условия из операционного устройства;

- сигналы о прерываниях.

Таким образом, в каждом такте на ПЛМ поступает такая совокупность входных сигналов, которая необходима и достаточна для однозначного определения всех выходных управляющих сигналов в каждом такте выполняемой команды. Совокупность выходных сигналов ПЛМ и является сигналами управления операционными устройствами.

Среди других схемных реализаций устройства управления с "жесткой" логикой можно также назвать устройства на основе ПЛМ и вычитающего счетчика, в который загружается число тактов выполняемой команды, постоянного запоминающего устройства (ПЗУ) с произвольной выборкой и счетчика тактов, ПЗУ с произвольной выборкой и регистра и др.

Здесь мы не будем рассматривать все эти варианты. Отметим общие особенности, которые свойственны устройствам управления на основе "жесткой" логики:

- ограниченный набор команд, обусловленный тем, что с увеличением числа команд существенно возрастает сложность устройства управления;

- набор команд фиксирован, другими словами - внутреннее программирование недоступно пользователю;

- малые временные задержки в УУ при формировании сигналов управления, что является одним из факторов, обеспечивающих высокое быстродействие УУ.

Задача синтеза УУ (см. рис. 3.6) заключается в определении логических функций, составляющих комбинационную схему PLM. Для этого составляется таблица переходов автомата по алгоритму выполнения команды. Затем по полученной таблице определяются функции возбуждения триггеров. Полученные функции реализуются в элементном базисе PLM.

35.Машинный такт соответствует одному периоду импульсов тактового генератора и является основной единицей измерения времени выполнения команд процессором.

Машинный цикл состоит из нескольких машинных тактов. Машинный цикл – это время, необходимое для выполнения одной команды.

Машинный цикл может отличаться для разных команд. Для простых команд может потребоваться всего 1-2 машинных такта. В то время как для сложных команд, таких как умножение, может потребоваться до 50 машинных тактов и более. Это очень важный момент. Когда вы будете писать реальные программы, которые очень критичны к быстродействию, следует помнить о том, что разные команды требуют соответствующего времени работы процессора. То есть одни и те же действия можно выполнить, например, за 100 машинных тактов, а можно и за 20. Это зависит от опыта и квалификации программиста, а также от конкретных задач.

Доработка программы таким образом, чтобы она выполнялась максимально быстро (то есть для её выполнения требовалось как можно меньше машинных тактов) называется оптимизация по быстродействию. В таких случаях часто приходится чем-то жертвовать, например, усложнять программу или увеличивать её размер. Есть и другие типы оптимизации, например, оптимизация по размеру. В этом случае обычно жертвуют быстродействием, чтобы получить программу с минимальным размером исполняемого файла. Выбор оптимизации зависит от конкретной задачи. Вопросы оптимизации будут рассмотрены в соответствующем разделе.

36. Шина расширения — компьютерная шина, которая используется на системной карте компьютеров или промышленных контроллеров, для добавления устройств (плат) в компьютер.

Локальная шина это совокупность компьютеров связаных между собой кабелем называемым "локальная сеть"
локальная шина позволяет связыватся с любым компьютером находящимся в этой сети.

АРБИТРАЖ ШИНЫ

До этого момента мы неявно предполагали, что существует только одно задающее устройство шины - центральный процессор. В действительности микросхемы ввода-вывода могут становиться задающими устройствами при считывании информации из памяти и записи информации в память. Кроме того, они могут вызывать прерывания. Сопроцессоры также могут становиться задающими устройствами шины. Возникает вопрос: "Что происходит, когда задающим устройством шины становятся два или более устройства одновременно?" Чтобы предотвратить хаос, который может при этом возникнуть, нужен специальный механизм, называемый арбитражем шины. Арбитраж может быть централизованным или децентрализованным. Рассмотрим сначала централизованный арбитраж. Простой пример централизованного арбитража показан на рис. 3.37, а. В данном примере один арбитр шины определяет, чья очередь следующая. Часто механизм арбитража встраивается в микросхему процессора, но иногда используется отдельная микросхема. Шина содержит одну линию запроса (монтажное ИЛИ), которая может запускаться одним или несколькими устройствами в любое время. Арбитр не может определить, сколько устройств запрашивают шину. Он может определить только факт наличия или отсутствия запросов.

37. Шина – это основная шина, которая используется для передачи информационных кодов между всеми устройствами микропроцессорной системы.

Интерфейс системной шины

Физически системная магистраль представляет собой параллельные проводники на материнской плате, которые называются линиями. Но это еще и алгоритмы, по которым передаются сигналы, правила интерпретации сигналов, дисциплины обслуживания запросов, специальные микросхемы, обеспечивающие эту работу. Весь этот комплекс образует понятие интерфейс системной магистрали или стандарт обмена.

Исторически все интерфейсы СМ ведут свою родословную от стандарта IBM MULTGBUS, для которого фирмой был разработан комплект микросхем (chipset). Этот стандарт мог обслуживать передачу 8- и 16-битовых данных, работать в мультипроцессорном режиме с несколькими ведущими устройствами. Понятие “ведущее/ведомое устройство” могло динамически переопределяться с помощью сигналов управления (например, контроллер ПДП в режиме программирования - ведомое устройство, а в активном режиме -ведущее). Для этого стандарта характерно наличие следующих линий: 20 линий адресов, 16 линий данных, 50 управляющих и служебных линий. Новости.Во всех городах России наш forex форум.

Для IBM PS-2 разработанстандарт Микроканал - МСА (Micro Channel Architecture) в 1987 г. В нем 24-разрядная шина адреса. Шина данных увеличена до 32 бит. Отказались от перемычек и переключателей, определяющих конфигурацию технических средств, и ввели CMOS-память (Complementary Metal Oxyde Semicondactor), позволяющую хранить эту информацию и при отключении питания. Все оборудование, подключаемое к системной магистрали, содержит специальные регистры POS (Programmable Option Select), позволяющие конфигурировать систему программным путем. При тактовой частоте 10 МГц скорость передачи данных составляла 20 Мбайт/с.

38. Устройства ввода-вывода подключаются к системе через порты. Могут существовать два адресных пространства: пространство памяти и пространство ввода-вывода. Порты, как правило, отображаются в адресное пространство ввода-вывода и иногда – непосредственно в адресное пространство памяти. Использование того или иного адресного пространства определяется типом команды, выполняемой процессором, или типом ее операндов.

39. Характеристики процессора:

Число ядер

Тактовая частота

Объем кэш-памяти