Триггеры на логических элементах

7.3.1. Общие сведения о триггерах

Триггеры выполняются на двух ключевых схемах, связанных между собой перекрестными, гальваническими положительными обратными связями. Транзистор имеет два устойчивых состояния в случае транзисторного триггера: одно – VT1 насыщен, VT2 заперт – такое состояние соответствует 0; второе – VT1 заперт, VT2 насыщен. Такое состояние триггера соответствует 1. В любом из этих состояний триггер может находиться сколь угодно долго.

Переход триггера из одного устойчивого состояния в другое происходит скачком под воздействием импульса или постоянного напряжения. Скачкообразный переход обеспечивается положительными обратными связями между ключами.

Триггеры используются в вычислительной техниее как элементарные ячейки памяти на 1 бит информации или как делители частоты. На их основе выполняются счетчики импульсов, регистры, запоминающие и другие цифровые устройства. Триггеры могут быть построены на логических элементах И-НЕ любых серий. В зависимости от функционального назначения и организации логических связей триггеры подразделяются на следующие виды:

1. RS – триггеры – триггеры с раздельной установкой состояний 0 и 1.

2. D -триггеры – триггеры с задержкой смены состояния (например, на 1 такт).

3. Т -триггеры – счетные триггеры; их состояние меняется под действием каждого входного счетного сигнала.

4. JК -триггеры – универсальные триггеры с раздельной установкой состояний 0 и 1.

Обозначение входов триггеров:

S (Set - установить) – вход установки триггера в 1;

R (Reset - сбросить) – вход установки триггера в 0;

Т – счетный вход триггера (вход Т-триггера);

D (Delay- задкржка)– информационный вход D -триггера для установки в 0 или 1;

С – вход синхронизации (командный вход, управляющий приемом информации);

J – вход для синхронизируемой (в момент прихода тактирующего импульса) установки состояния 1 в JК -триггере;

К – вход для синхронизируемой установки состояния 0 в JК -триггере;

V (E) – вход разрешающий изменения состояния триггера.

Выходы триггера обозначаются: Q – прямой выход, – инверсный выход (на схемах обозначается окружностью). Состояние триггера определяется сигналом на выходе Q: при Q = 0 ( = 1) триггер находится в состоянии 0 и устанавливается это состояние подачей сигнала на вход R. При Q = 1 ( = 0) триггер находится в состоянии 1.

По способу записи информации триггеры подразделяются на асинхронные и синхронные:

- асинхронные триггеры допускают воздействие сигналов установки в произвольные моменты времени;

- в синхронных триггерах изменение информации происходит только при подачи сигнала на вход синхронизации.

Входы триггеров могут реагировать или на наличие потенциала или на его изменение (передний или задний фронт импульса). В первом случае входы называются статическими, а во втором – динамическими входами.

 

На рис. 7.7. показано условное графическое обозначение типов входов триггеров. Рис. 7.7 а, б – асинхронные триггеры со статическими входами: а – установочные входы реагируют на потенциал логической единицы; б – логического нуля. Рис. 7.7 в - синхронный триггер со статическими входами. На рис. 7.7 г, д показано условное обозначение динамического входа синхронизации С: г – вход С реагирует на передний фронт импульса; д - вход С реагирует на задний фронт импульса.

 

 

7. 3.2. RS-триггеры

RS -триггеры бывают асинхронные и синхронные.

а) Асинхронные RS-триггеры представлены на рис.7.8 а,б. Состоят асинхронные триггеры из двух элементов И-НЕ или ИЛИ-НЕ, охваченных перекрестными обратными связями. Если один элемент находится в состоянии 0, то другой в состоянии 1. Для ориентации триггера в одно из двух состояний для схемы, показанной на рис.7.8 а, сигналы на вход R и S должны воздействовать раздельно в виде логических единиц. Одновременная подача на R и S входы сигналов установки R=S=1 запрещена. В схеме, показанной на рис. 7.8 б, триггер устанавливается в состояние 1 сигналом =0, а в состоянии Q=0 – сигналом = 0. Запрещенной является комбинация .

 

Состояние триггера можно описать или аналитически или задать с помощью таблицы истинности (таблица 7.3).

		Таблица 7.3
		Q
		ЗК
		Q^*

 

Q^* - режим хранения.

ЗК – запрещенная комбинация.

 

б) Синхронный RS-триггер – это асинхронный RS -триггер, дополненный еще двумя элементами И-НЕ (ИЛИ-НЕ), на общий вход которых (вход С) подается сигнал синхронизации. При отсутствии сигнала на С -входе триггер не воспринимает R - и S -сигналы.

В схеме, показанной на рис.7.9, если на С -вход действует 1, то при S=1 и R=0 триггер устанавливается в состояние 1, а при S=0 и R=1 триггер устанавливается в 0. Аналогично работает триггер, показанный на рис.7.9 б. Допустим, он установлен в положение Q = 1. На вход подан сигнал логический 0. В этом случае при подаче тактирующего импульса на вход С верхняя схема ИЛИ-НЕ сформирует на своем выходе сигнал 1, который установит триггер в состояние Q = 0, = 1.

7.3.3. D-триггеры (триггеры задержки)

D -триггеры – триггеры с задержкой смены состояний. Их название происходит от английского Delay (задержка).

Синхронные D -триггеры, показанные на рис.7.10, имеют два входа: D -вход – для приема информационного сигнала и С -вход – для сигналов синхронизации, управляющих задержкой информационного сигнала (разрешающих смену состояния триггера).

Синхронные D -триггеры состоят из четырех элементов И-НЕ (ИЛИ-НЕ). Элементы DD3, DD4 представляют RS -триггер. Входы элементов DD1, DD2 подключены к R - и S -входам RS -триггера.

 

 

При наличии сигнала синхронизации С = 1 инвертированный информационный D -сигнал воздействует на вход DDЗ (S -вход RS -триггера), а неинвертированный – с выхода DDЗ на вход DD4 (на R -вход RS -триггера).

DD4

DD2

E

&

&

__ Q

Рис.17.13. Синхронные D-триггеры: а – на элементах И-НЕ; б – на элементах ИЛИ-НЕ; в – условное обозначение; г – D-триггер с дополнительным управляющим входом Е

Поэтому, если на D –входе действует сигнал R=1, D -триггер переходит в состояние Q=1, а при наличии сигнала D = 0 – в состояние Q = 0. То есть, D-триггер по сигналу синхронизации переписывает на выход состояние информационной линии D. В промежутках между сигналами синхронизации (С = 0) входные элементы DD1 и DD2 заперты, и триггер не меняет своего состояния, то есть хранит значение последнего D -сигнала. Задержанный информационный сигнал снимается с выхода триггера только с приходом очередного синхросигнала. Время задержки определяется заданной частотой синхронизации.

В технике находят применение синхронные D-триггеры с динамическим входом синхронизации С и асинхронными установочными входами S и R (например, К155ТМ2 – два D-триггера в одном корпусе). Причем установочные входы, предназначенные для исходной установки триггера, имеют наивысший приоритет. На рис 7.11 а приведено функциональное обозначение одного из триггеров К155ТМ2, а на рис.7.11 б – временная диаграмма его работы при условии, что в момент времени t₀ триггер был сброшен. Таблица 7.4 описывает поведение D-триггера.

 

Таблица 7.4
		D	C	Q
		х	х	ЗК
		х	х
		х	х
			/
			/
		x	–	Q^*

7.3.4. Универсальные JК-триггеры

Они строятся на основе RS -триггеров. Логика их управления обеспечивает широкие возможности по смене состояний и блокировке сигналов запуска. Независимо от действия других сигналов ориентация их в состояния 0 и 1 осуществляется по R - и S -входам.

По J - и К -входам, имеющим расширение по 3И, триггер соответственно устанавливается в состояние 1 или 0, но при наличии синхросигнала на С (Т)-входе. В отличие от RS -триггера сигналы на J - и К -входы могут действовать одновременно, меняя при этом состояние триггера на противоположное тому, какое было до воздействия этих сигналов: то есть JК -триггер будет работать в счетном режиме.

Если на J - и К -входы подана 1, то по С (Т) – входу он работает как счетный триггер (работа в счетном режиме). Если на J - и К -входы подан 0, то действие входных сигналов на триггер блокировано(режим хранения). На рис. 7.12 а и б приведено соответственно функциональное обозначение JK-триггера (К155ТВ1) и его работа в счетном режиме. Таблица 7.5 описывает поведение JK-триггера.

 

 

 

Таблица7.5
		J	K	C	Q
		х	х	х	ЗК
		х	х	х
		х	х	х
				\	Q^*
				\
				\
				\

 

-инверсия предыдущего состояния (работа в счетном режиме).

7.3.5. Счетные Т-триггеры

Т-триггеры имеют два входа – вход синхронизации С и собственно счетный вход Т. Счетные триггеры меняют свое состояние на противоположное с приходом на Т -вход каждого сигнала синхронизации. Они состоят из синхронных RS - или D -триггеров и различных сочетаний логических элементов.

На рис.7.13 показан Т -триггер на основе схемы D -триггера с динамической синхронизацией. Для этого -выход триггера соединяют с D -входом, а на С -вход синхронизации подают импульсы, используя его как счетный вход. Пусть в исходном состоянии выходные сигналы Q=0, =1. Следовательно, сигнал на входе D будет D=1. При первом же перепаде напряжений 0,1 на входе синхронизации С триггер примет состояние Q=1. При этом потенциалы на выходе и на входе D станут =D=0. Переключение триггера происходит в течение очень короткого времени. Поэтому изменение сигнала на входе D с небольшой задержкой относительно момента срабатывания триггера не меняет его состояния. Следующий перепад напряжения 0,1 установит триггер в состояние Q=0, =1. Потенциал на D -входе станет D=1. Таким образом, состояние триггера меняется на противоположное при каждом перепаде напряжения на входе синхронизации.
Т-триггеры обычно используются для изготовления счетчиков импульсов в интегральном исполнении.