Логические вентили ттл, ттлш, моп и кмоп структур; вентили с тремя состояниями.

 

Схемы, реализующие логические функции, называются логическими элементами (ЛЭ) или логическими вентилями.

По типу сигналов логические элементы делятся на статические, импульсные и фазовые.

В статических элементах выходные сигналы, соответствующие двоичным кодам, представляются в виде статических сигналов. Под статическим понимается сигнал, который после завершения переходных процессов принимает постоянное значение. При устойчивом состоянии элемента такой сигнал удерживается на его выходе неограниченно долго.

Импульсные элементы выдают сигналы в виде импульсов напряжения или тока. Сигналы кодов «1» и «0» на выходах импульсных элементов могут представляться либо одиночными импульсами, либо сериями импульсов (динамичное представление), причем наличие импульса соответствует «1»; отсутствие – «0».

В фазовых элементах кодовые сигналы в выходных цепях представляются электрическими колебаниями, отличающимися по фазе.

В логических схемах логические нули и единицы представляют разными значениями напряжения: уровнем нуля – U⁰ или уровнем единицы – U¹. Если U¹ > U⁰, то схема работает в “положительной логике”, если наоборот – в “отрицательной логике”

Разность уровней U_D = U¹ – U⁰ называется логическим перепадом. Чем больше логический перепад, тем выше помехоустойчивость.

Логические элементы выпускаются в виде логических полных серий ИМС, включающих базовые элементы и другие схемы, расширяющие возможности построения и облегчающие композицию сложных цифровых устройств различного назначения. Базовыми являются элементы Шеффера (И – НЕ) и Пирса (ИЛИ – НЕ), обладающие свойствами обратимости. Для данной логической серии все ИМС имеют одинаковое напряжение питания и согласованы по входу и выходу, то есть логические 0 и 1 на их входах и выходах представляются физически одинаково. Это позволяет соединить ИМС друг с другом непосредственно.

 

7.2.1. Типы логических интегральных схем (ИС)

 

Схемные варианты интегральных логических элементов называются транзисторными логиками (ТЛ). В настоящее время наибольшее распространение получили следующие базовые логические элементы:

ТТЛ – транзисторно–транзисторная логика;

ТТЛШ - транзисторно–транзисторная логика с диодами Шоттки;

МОП логика – логика на полевых транзисторах с изолированным затвором с каналом n-типа;

КМОП логика – комплементарная логика (на полевых транзисторах с изолированным затвором с каналом n- и р-типа;

Параметры логических ИС

 

Чем более резким является переход от максимального к минимальному (и наоборот) уровню напряжения, тем выше качество логических ИС.

а) Статистические параметры логических ИС:

– U_ип – напряжение источника питания;

– (U⁰_вх) и (U⁰_вых) – входное и выходное напряжения логического нуля;

– (U¹_вх) и (U¹_вых) – входное и выходное напряжения логической единицы;

– (I⁰_вх, I¹_вх) и (I⁰_вых, I¹_вых) – токи логического нуля и логической единицы;

– К_раз – коэффициент разветвления по выходу;

– К_об – коэффициент объединения по входу (число входов, по которым реализуется логическая функция);

– U_п – допустимое напряжение статистической помехи (с длительностью, большей времени переключения схемы);

– – средняя потребляемая мощность.

б) Динамические параметры (характеризуют свойства ИС в режиме переключения):

- время перехода из состояния логического нуля в состояние логической единицы;

- время задержки распространения сигнала при выключении ИС;

- время перехода из состояния логической единицы в состояние логического нуля;

- время задержки распространения сигнала при включении ИС;

- – среднее время задержки распространения сигнала

(t₃ = 10…300 нс).

7.2.2. Транзисторно-транзисторная логика

Основой транзисторно-транзисторной логики (ТТЛ) являются биполярные транзисторы. На рис. 7.2,а показана принципиальная схема n-входового типового логического элемента транзисторно-транзисторной логики серии К155. Многоэмиттерный транзистор VT1 образует n-входовую цепь И и выступает в роли комбинатора. В случае присоединения хотя бы одного эмиттера этого транзистора к потенциалу, близкому к нулю, транзистор насыщается током от источника питания и присоединяет к нулевому потенциалу коллектора VT1 вход инвертора (базу VT2). Если же на все входы (эмиттеры) цепи И подан потенциал, близкий к напряжению питания (потенциал лог1), то базо-коллекторный переход многоэмиттерного транзистора VT1 окажется смещенным в прямом направлении. Этот переход открывается, и ток из базовой цепи транзистора VT1 поступает на вход инвертора (на базу VT2).

Таким образом, транзистор VT2 с нагрузочным резистором R2 выполняет функцию инвертора НЕ. Цепь R3, R4, VT3 служит для нелинейной коррекции инвертора, увеличивая быстродействие и улучшая его формирующие свойства. Выходные сигналы инвертора усиливаются двухтактным выходным усилителем на транзисторах VT4 и VT5, резисторе R5 и диоде VD_n. При этом если на выходе инвертора будет напряжение U¹ (VT2 заперт), будет заперт VT5 и насыщен VT4. Если на выходе инвертора будет напряжение U⁰ (VT2 насыщен), будет насыщен VT5 и заперт VT4.

 

Во входной цепи многоэмиттерного транзистора VT1 включены дополнительные диоды VD₀ – VD_n-1, защищающие элемент от появления на его входе недопустимых напряжений обратной полярности. Учитывая обозначения, приведенные на рис.17.2,а можно записать функцию, реализуемую логическим элементом, в виде у = , то есть функцию И-НЕ.

Для расширения функциональных возможностей применяются элементы И-НЕ с открытым коллектором. В схеме такого элемента, приведенной на рис. 7.3, выходной усилитель мощности выполнен по однотактной схеме без нагрузочного резистора.

Элемент может согласовывать логические схемы с внешними исполнительными и индикаторными устройствами, например обмотками реле или светодиодными индикаторами подключение нагрузки к напряжению до 30В.

ТТЛ элементы имеют сравнительно высокое быстродействие (10 -15 МГц), малые входные и большие выходные токи.

Они хорошо работают на емкостную нагрузку, так как перезарядка конденсаторов осуществляется через низкоомную выходную цепь. Основные параметры ТТЛ:

- напряжение источника питания U_ип = +5 В;

- входное напряжение логического нуля 0,4 ≤ U⁰_вх < 2,4 B;

- входное напряжение логической единицы U¹_вх > 2,4 B;

- токи логического нуля I⁰_вх = 1,6 mA, и I⁰_вых = 16 mA;

- токи логической единицы I¹_вх и I¹_вых приблизительно составляют 0,4 mA;

- коэффициент разветвления по выходу К_раз = I⁰_вых / I⁰_вх =10.

 

7.2.3. Транзисторно-транзисторная логика с диодами Шоттки

 

Наряду с обычными схемами ТТЛ существуют схемы ТТЛШ, в которых базо-коллекторные переходы транзисторов шунтированы диодами Шоттки. Это позволяет существенно повысить быстродействие логических элементов, примерно в два раза по сравнению с ТТЛ. ТТЛШ выпускается в виде интегральной серии К555, которая полностью взаимозаменяема с серией К155. Кроме повышенного быстродействия серия К555 обладает примерно в десять раз меньшим энергопотреблением. Входные и выходные токи логического нуля у ТТЛШ составляют I⁰_вх = 0,36 mA, и I⁰_вых = 8 mA. Таким образом К_раз ≈ 22.

 

7.2.4. Логические схемы с тремя состояниями

Если в схеме рис. 7.2. ввести управляющую линию CS (Chip Select – выбор кристалла), подсоединив ее через диод к базе VT4 и эмиттеру входного транзистора, ТТЛ вентиль превратится в вентиль с тремя состояниями. Это третье состояние называют Z - состоянием или состоянием с высоким выходным импендансом. Для перевода вентиля в Z - состояние на линию CS следует подать напряжение логического нуля. В этом случае выходные транзисторы VT4 и VT5 окажутся в закрытом состоянии и выходная линия окажется оторванной как от плюса, так и от минуса источника питания – высокое выходное сопротивление. Когда на линии разрешения CS =1, схема ведет себя как обычный ТТЛ вентиль.

Выходы таких вентилей можно соединять в одну линию, однако необходимо помнить, что сигнал разрешения может быть передан в каждый момент времени только на один вентиль, т.е. один вентиль находится в активном состоянии, а все другие – в Z - состоянии (не активны). Этот принцип используется в вычислительной технике для подключения периферийных устройств к шинам микропроцессора (шинам адреса, данных и управления).

 

7.2.5. МОП логика

Основой этой логики являются полевые транзисторы с изолированным затвором с каналом проводимости n-типа. Для реализации логических функций используют последовательно-параллельное соединение полевых транзисторов (схемы с непосредственной связью).

 

 

 

Так например, для рис.7.4, а если к одному из входов приложено напряжение высокого уровня, то соответствующий транзистор переходит в открытое состояние и потенциал выходной линии будет равен логическому нулю. Если на обоих входах х₁ и х₂ будут нулевые потенциалы, то транзисторы VT1 и VT2 будут закрыты и потенциал выхода будет приблизительно равен потенциалу стока, т.е. логической единице. МОП логика реализуется на интегральной серии К176. Основные параметры этой серии:

- напряжение источника питания U_ип = +9 В;

- входное напряжение логического нуля 2,4 ≤ U⁰_вх < 4,7 B;

- входное напряжение логической единицы U¹_вх > 4,7 B;

- токи логического нуля I⁰_вх = mA, и I⁰_вых = 1,6 mA;

- коэффициент разветвления по выходу К_раз ≥10².

 

7.2.6. Логические схемы на комплементарных МОП – транзисторах (КМОП логика )

Их работа основана на использовании последовательно включенных и управляемых одним сигналом МОП – транзисторов разных типов проводимости. Когда один из последовательно включенных транзисторов открывается, другой – закрывается. Поэтому такой каскад практически не потребляет мощности в статическом режиме.

В логических схемах на КМОП -транзисторах отсутствуют элементы между выходом одного каскада и входом другого. Это объясняется высоким входным сопротивлением МОП -транзисторов, которое определяется практически только утечками в изоляции и достигает 10¹² – 10¹⁴Ом. Схемотехника базовых логических элементов КМОП -типа заключается в парном использовании транзисторов р -типа и n -типа. Причем если для реализации заданной функции транзисторы с n -каналом включаются последовательно, то парные им транзисторы с р -каналом включаются параллельно и наоборот.

 

 

На рис.7.5 приведены схемы логических элементов И-НЕ и ИЛИ-НЕ. Для схемы И-НЕ при подаче на затворы напряжения логического нуля U_з=U⁰ р -канальные транзисторы VT1 - VT3 будут открыты; n -канальные транзисторы VT4 – VT6 будут открыты при подаче логической единицы U_з = U¹. Если хотя бы на одном из входов будет лог 0, то будет открыт соответствующий транзистор из VT1 - VT3 и на выходе БЛЭ будет напряжение

у = +U_п = U¹

Если на всех входах будет действовать сигнал U¹, то р -канальные транзисторы VT 1 - VT3 закроются, а n -канальные транзисторы VT4 - VT6 откроются и закоротят выход элемента на корпус, то есть у = U⁰. Таким образом, будет реализована функция у = .

 

Схема ИЛИ-НЕ работает аналогично. Если хотя бы на один из входов подать U¹, то закроется соответствующий транзистор с р -каналом и на выходе будет у = U⁰.

И только, если на все входы подать U⁰, то все р -канальные транзисторы откроются, а n -канальные закроются и на выходе появится сигнал у = U¹ = +U_п. То есть реализуется функция у = .

Защита входов интегральных КМОП -схем от пробоя обычно осуществляется с помощью встроенных диодов, соединяющих входы с шинами источника питания и образующих совместно с выходным сопротивлением источника входного напряжения диодный ограничитель. КМОП логика реализуется на интегральной серии К564. Отличительной особенностью этой серии является плавающее напряжение источника питания U_ип = + 3…+ 15 В;

Согласование ТТЛ вентилей с КМОП вентилями можно выполнить различными способами. Можно, например, питать вентиль КМОП малыми напряжениями (+5В). При этом сигналы вентиля ТТЛ переключают транзисторы КМОП. Можно применять преобразователи уровня (564ПУ4 при согласовании уровня серий КМОП с сериями ТТЛ и 511ПУ2, 564ПУ7, 564ПУ8 при согласовании серий ТТЛ с сериями КМОП).