Операцию вычитания можно представить в виде 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Операцию вычитания можно представить в виде



А пр ‑В пр пр доп 10000.

Сумматор может работать и как компаратор чисел. Для этого второе сравниваемое число подают в обратном коде (например, через инверторы). Тогда при А=В на выходах S 0 =S 1 =S 2 =S 3=1, P 4=0; при А > ВР 4=1.

Разрабатываемые схемы будут проще, если учесть, что при использовании микросхем 155 серии на неподключенных входах генерируются 1, поэтому достаточно подключать с наборного поля только нулевые сигналы.

 

Предварительное задание к эксперименту

 

Таблица7.4

Вариант                
Количество импульсов в пакете                
Длительность одиночного импульса, с                
Период повторения пакета, с                
А                
В                

 

1. Изучить принцип работы дешифратора К155ИД3, мультиплексора К155КП5 и сумматора К155ИМ3.

2. Используя микросхемы К155ЛА3 (4 ЛЭ 2И-НЕ), К155ЛА4 (3 ЛЭ 3И-НЕ), К155ЛН1 (6 ЛЭ НЕ), К155ЛР1 (2 ЛЭ 2И-2ИЛИ-НЕ) составить схему включения дешифратора в качестве формирователя пакета импульсов с параметрами, заданными табл.7.4. Частота переключения генератора тактовых импульсов равна 1 Гц.

3. Составить схему включения мультиплексора, реализующую мажоритарную логику (на выходе появляется 1, если на всех трех или на любых двух адресных входах имеется 1).

4. Перевести в двоичный код и сложить два числа А и В, заданных табл.7.4.

 

Порядок выполнения эксперимента

 

1. Исследовать работу дешифратора в качестве преобразователя кодов. Проверить таблицу соответствия между логическими уровнями на выходах и кодовыми наборами на входах (табл. 7.1).

2. Собрать схему включения дешифратора, составленную в предварительном задании и проверить ее работоспособность. Нарисовать временные диаграммы.

3. Исследовать работу мультиплексора, для этого подать сигналы на информационные входы D 0 ...D 7 с выходов дешифратора , а адресные входы V 0 ...V 2 соединить с шинами наборного поля. Проверить таблицу состояний (табл.7.2).

4. Собрать схему включения мультиплексора, реализующую мажоритарную логику, и проверить ее работоспособность. Нарисовать временные диаграммы.

5. Исследовать работу сумматора, набрав на входах двоичные числа А и В. Проверить результат суммирования, полученный в предварительном задании.

6. Факультативно. Использовать сумматор в качестве вычитателя и компаратора чисел А и В. Пояснить результаты.

7. Собрать схему сигнализации нулевого результата сложения (S 0 =S 1 =S 2 =S 3 =0), используя имеющиеся на лабораторном стенде ЛЭ и один элемент индикации.

 

Содержание отчета

 

Цель работы; таблицы истинности дешифратора и мультиплексора; составленные в предварительном задании схемы включения дешифратора с временными диаграммами; результаты сложения вычитания и сравнения заданных чисел А и В; схема сигнализации нулевого результата сумматора.

 

Контрольные вопросы

 

1. Чем отличаются КЛС от ЛЭ? Дайте сравнительный анализ на конкретных примерах. 2. Объясните назначение и области применения дешифратора. 3. Каков принцип работы исследуемого дешифратора? 4. Каким образом с помощью мультиплексора можно обеспечить постоянный обегающий контроль 6 различных каналов или выходов ЛЭ? 5. Равноценны ли по своему функциональному назначению управляющие входы дешифратора и адресные входы мультиплексора? 6. Объясните принцип действия сумматора. 7. Как реализуется вычитание двоичных чисел?


 

Лабораторная работа № 8

 

ИССЛЕДОВАНИЕ ТРИГГЕРНЫХ СХЕМ

 

Цель работы: изучение схем и функциональных возможностей основных типов триггеров; экспериментальное изучение триггеров и схем управления.

 

Общие сведения

 

Триггерами называют электронные устройства, обладающие двумя состояниями устойчивого равновесия и способные под воздействием управляющего сигнала переходить скачком из одного состояния в другое. Каждому состоянию триггера соответствует определенный (высокий или низкий) уровень выходного напряжения, который может сохраняться как угодно долго. Поэтому триггеры относятся к цифровым автоматам с памятью. В настоящее время триггеры выполняются на основе логических элементов в виде интегральных микросхем (ИМС). Они включены почти во все серии ИМС.

Триггеры применяются как переключающие элементы самостоятельно или входят в состав более сложных цифровых устройств, таких как счетчики, делители частоты, регистры и др.

В общем случае триггер имеет два выхода: прямой (Q) и инверсный (), сигналы на которых противоположны по уровню. Количество входов триггера зависит от его типа. Входы делятся на информационные и командные.

По способу записи информации триггеры делятся на асинхронные, у которых информационные и командные входы совмещены, и синхронные или тактируемые. Последние срабатывают только при поступлении на один из командных входов (синхровход) разрешающего импульса.

По числу ступеней триггеры делятся на однотактные и двутактные. В однотактных информация на выходах появляется практически одновременно с приходом информационного или синхроимпульса. Такие схемы срабатывают по перепаду сигнала 0-1 (по фронту синхроимпульса). В двухтактных триггерах переключение элементов происходит в два приема и сигнал на выходе появляется с задержкой. Они срабатывают по перепаду сигнала 1-0 (по спаду импульса).

В зависимости от логической структуры схемы управления различают RS -, D -, T -, JK -триггеры и др.

Работа триггера может быть описана логическим уравнением, связывающим состояние входов и выходов триггера до его срабатывания (t) и после срабатывания (t+1). Состояние триггера можно задать таблицей переходов или временной диаграммой его работы.

Асинхронный RS - триггер имеет два установочных входа R и S. Схема триггера на ЛЭ 2ИЛИ-НЕ и его условное обозначение показаны на рис.8.1. При S=R =0 схема устойчива. Это режим хранения информации. Если Q =1, то на входах DD2 оказываются 1 и 0, при которых =0.

Таблица 8.1

R S Qt+1
     
     
    Q t
    X

 

 

На входах DD1 - 0,0, что сохраняет этот элемент в состоянии Q= 1. Для изменения состояния триггера на его входы надо подать комбинацию сигналов R =1, S =0. Тогда на входе DD1 появится высокий уровень и этот элемент перейдет в состояние Q =0. На входах DD2 установятся сигналы 0, 0 и логический элемент перейдет в состояние Q =1. Комбинация S =1, R =0 возвратит триггер в состояние Q =1, =0. При комбинации S =1, R =1 состояние триггера неопределенно, эта комбинация запрещена. Работа триггера иллюстрируется таблицей переключений (табл.8.1). Триггер с таким же законом работы можно выполнить на логических элементах 2И-НЕ.

Синхронные RS - триггеры имеют два информационных входа R и S и синхровход С. Схема триггера и его условное обозначение показаны на рис.8.2. Асинхронный RS - триггер дополнен схемой управления на ЛЭ DD1-2, которая формирует сигналы и , поступающие на его установочные входы. Управление осуществляется низким уровнем сигнала (0), поэтому на входах показан знак инверсии. При =1 любая комбинация и дает на выходах 0, и асинхронный триггер на элементах DD3-4 находятся в режиме хранения информации. Схема управления сработает только при поступлении низкого уровня на синхровход ( =0). Тогда =1 и =0 приведет к =0 и =1. Триггер перейдет с состояние Q =1, а при =0, =1 - в состояние Q =0. Комбинация = = =0 запрещена. Так как при = 1 любое изменение сигналов на входах и игнорируется, синхронные триггеры защищены от воздействия помех.

Синхронный D - триггер состоит из асинхронного RS -триггера и схемы управления на ЛЭ. Он имеет информационный вход D и синхровход С. Его схема и условное обозначение показаны на рис.8.3. ЛЭ DD3-4 представляют собой RS-триггер, управляемый инверсными сигналами. Его устойчивое состояние обеспечивается комбинацией 1. При С =0 на выходах обоих ЛЭ И-НЕ DD1-2 независимо от значения сигнала на входе D будут поддерживаться высокие уровни и триггер сохраняет предыдущее состояние. С приходом синхроимпульса С =1, при D =1 =0, а =1, и RS -триггер оказывается в состоянии Q =1. При D =0 =1, =0, и триггер переходит в состояние Q =0. Это значение не может измениться до прихода следующего синхроимпульса. Поэтому D -триггеры называют триггерами задержки - они задерживают информацию на такт. На схеме пунктиром показан вход Е, объединяющий два дополнительных И-входа. Этот вход расширяет возможности схемы. Его называют разрешающим. При Е =1 триггер работает в нормальном режиме, Е =0 дает возможность сохранить информацию при изменении сигналов на D - и С -входах.

Широкое применение получили двухтактные D - триггеры. Схема и условное обозначение приведены на рис.8.4а,б. Он состоит из D -триггера и синхронного RS -триггера с объединенными через инвертор С -входами. Принцип работы триггера можно проследить по временной диаграмме (рис.8.4в). Сигнал со входа D записывается в Т1 по фронту синхроимпульса. При этом С 1=0 и Т2 сохраняет прежнюю информацию. После окончания синхроимпульса С =0, и Т1 отключается от D -входа, С 1=1 и Т2 переписывает информацию из Т1.

JK - триггер является универсальным. Его условное обозначение приведено на рис.8.5а. Он имеет два установочных входа R и S, информационные входы J и K и синхровход С.

Установочные входы обладают приоритетом над другими. С их помощью триггер устанавливают в состояние Q =1 или Q =0 независимо от сигналов на всех других входах.

J - и K -входы работают по разрешающему импульсу на С -входе. При комбинации J =1 и K =0 на выходе Q =1. При J =0 и K =1 триггер переходит в состояние Q =0, а если J=K =1, то с приходом каждого синхроимпульса он меняет состояние. Работу триггера можно описать логическим уравнением

На основе JK -триггера можно построить любой другой тип триггера. Поэтому они массово производятся практически во всех сериях ИМС.

Т -триггер или счетный триггер имеет один информационный вход Т. Каждый импульс на этом входе переводит его в новое состояние. Это соответствует работе JK -триггера при K=J= 1.

Такой же триггер можно получить на основе D -триггера (рис.8.5б). Поэтому производить Т -триггеры в виде самостоятельных изделий нет смысла и их нет в сериях ИМС.

Т -триггеры используются как делители частоты на 2 или счетчики по модулю 2.

 

Предварительное задание к эксперименту

 

Таблица 8.2

Вариант        
Тип триггера Синхронный RS Однотактный D Двухтактный D Двухтактный D
Тип ИМС К155ЛА3 К155ЛА3 К155ЛА3 К155ТМ2 К155ТВ1
Вариант        
Тип триггера T T T Асинхронный RS
Тип ИМС К155ТВ1 К155ЛА3 К155ТМ2 К155ЛА3 К155ТВ1 К155ЛА3

 

Составить схему триггера, заполнить таблицу переключений, начертить временную диаграмму его работы. Тип триггера и ИМС, которые можно использовать, приведены в табл.8.2.

 

Порядок выполнения эксперимента

 

1. Используя логические элементы К155ЛА3, собрать схему асинхронного RS -триггера. Подать с наборного поля сигналы на его входы, выходы подключить к светодиодам. Перебирая комбинации сигналов на входах, заполнить таблицу переключений.

2. Проверить работу D- триггера на ИМС К155ТМ2. Информационный вход D включить к наборному полю, а синхровход С к источнику импульсов (переключатель режима работы в положении «Ручное»). Заполнить таблицу переключений, отметив момент переключения триггера (0-1 или 1-0).

3. Проверить работу JK -триггера на ИМС К155ТВ1. Подключить установочные входы R, S и информационные J, K к наборному полю, а синхровод С к генератору импульсов (переключатель режима работы в положении - «Ручное»). Заполнить таблицу переключений, отметив моменты переключения триггера (0-1 или 1-0).

4. Собрать схему триггера согласно предварительного задания и проверить его работу. Сравнить с результатами, полученными в предварительном задании.

5. Исследовать работу триггера К155ТМ2 в режиме Т -триггера. На информационный вход подать сигнал от генератора импульсов (переключатель режима работы в положении 1000 Гц). Включить осциллограф и зарисовать осциллограммы входного и выходного напряжений. Определить период входных и выходных импульсов и частоту их следования f 1 и f 2.

6. Включить последовательно два Т -триггера на ИМС К155ТМ2. Определить частоту следования выходных импульсов f 3. Проверить соотношения f 1/ f 2 и f 1/ f 3.

 

Содержание отчета

 

Цель работы; схема триггера, составленная по предварительному заданию, временные диаграммы, таблицы переходов; схема соединений входов и выходов D -триггера для получения Т- триггера; схема соединений входов JK -триггера для получения D - и Т -триггера; осциллограммы импульсов на входе и выходе Т -триггера и делителя частоты с указанием масштаба напряжения и времени.

 

Контрольные вопросы

 

1.Что называют триггером? 2. Как классифицируются триггеры по способу записи информации и по функциям? 3. Как работают RS -триггеры? 4. Чем отличаются двухтактные триггеры от однотактных? 5. Зачем нужен разрешающий вход Е? 6. Почему JK -триггеры называют универсальными? 7. Для чего используют Т -триггеры? 8. Как получить Т -триггер на основе D - или JK -триггеров? 9. Начертите схему делителя частоты на 8. Поясните его работу на временной диаграмме.


 

Лабораторная работа № 9

 



Поделиться:


Последнее изменение этой страницы: 2016-04-21; просмотров: 446; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 54.160.243.44 (0.086 с.)