Характеристика мікропроцесора К1810ВМ86

Основний мікропроцесор К1810ВМ86 має наступні характеристики:

Тактова частота - 5МГц

Корпус - 40 контактний

Розрядність - 16

Діапазон адресації - до 1 Мб для пам'яті, 64 Кб для пристроїв введення-виводу

Передача даних і адреси - по одній фізичній лінії з мультиплексуванням за часом (дані після адреси).

Мікропроцесор К1810ВМ86 має два режими роботи: мінімальний і максимальний. У мінімальному режимі мікропроцесор формує сигнали, що управляють, для пам'яті і пристроїв введення-виводу, забезпечуючи однопроцесорний режим роботи. У максимальному режимі сигнали управління пам'яттю і пристроями введення-виводу формуються контроллером КР1810ВГ88 на підставі інформації про стан мікропроцесора. Лінії, використовувані в мінімальному режимі для управління пам'яттю і пристроями введення-виводу, в максимальному режимі забезпечують апаратну реалізацію багатопроцесорного режиму роботи. Співпроцесор i8087 є 40 -контактную ВІС і призначений для виконання арифметичних операцій з плаваючою комою. При його відсутності вони виконуються програмно що істотно знижує продуктивність системи. Мікропроцесор введення-виведення КМ1810ВМ89 зазвичай працює під управлінням центрального процесора К1810ВМ86, але може використовуватися самостійно в контроллерах введення-виводу. Він має два незалежних програмно - керованих каналу введення-виводу, які здійснюють обмін даними по прямому доступу в пам'ять з швидкістю до 1,25 Мб/с. Поєднуючи високу швидкість передачі інформації з програмованою логікою, мікропроцесор КМ1810ВМ89 підвищує ефективність системи, звільняючи центральний процесор від рутинних операцій по обробці інформації пристроїв введення-виводу.

           Контроллер переривань К1810ВИ59А призначений для обробки сигналів переривань, що поступають від периферійних пристроїв, і працює спільно з основним мікропроцесором К1810ВМ86. Він приймає запити від восьми джерел, при каскадному підключенні додаткових контроллерів ВИ59А число джерел можна збільшити до 64. Тактовий генератор К1810ГФ84 призначений для формування сигналів частотою 5 Мгц, що синхронізують роботу мікропроцесора К1810ВМ86, крім того, формує сигнали СКИДАННЯ і ГОТОВНІСТЬ. Буферні 8 розрядних регістрів КР580ИР82 і ИР83 використовуються при демультиплексування магістралі адреси - даних мікропроцесора К1810ВМ86. Формувачі магістралі 8 - розрядні КР580ВА86 і ВА87 призначені для забезпечення необхідної потужності інтерфейсних сигналів, що виходять за межі плати, вони є біполярними приймачами з трьох стабільними виходами. Контроллер магістралі КР1810ВГ88 призначений для декодування байта стану мікропроцесора КМ1810ВМ89 або ВМ86 (у максимальному режимі), здійснює генерацію в часі команд і сигналів, що управляють, для системної магістралі. Він також видає сигнал стробування адреси в буферні регістри КР580ИР82 і ИР83 під час демультиплексування адреси - даних від мікропроцесора К1810ВМ86. Арбітр шини КР1810ВБ89 надає системну магістраль одному з декількох задатчиков, які виставили запит на захоплення магістралі для доступу до ресурсів системи, наприклад загальній пам'яті.

На малюнку показана типова модульна структура системи, яку можна побудувати на базі мікропроцесорних наборів К580 і К1810. Як видно з малюнка, можливі системні і локальні магістралі, об'єднуючі декілька процесорів. Мікропроцесори завжди пов'язані з локальною магістраллю, а пристрої, що запам'ятовують, пристрої введення-виводу і модулі процесора - з системною магістраллю. Локальна магістраль реалізується мікропроцесором К1810ВМ86 і координує роботу декількох процесорів і співпроцесорів. Так в модулі центрального процесора МЦП- 16 МІКРОЕОМ СМ 1810 локальна магістраль зв'язує мікропроцесор К1810ВМ86 і співпроцесор i8087. Системна магістраль складається з п'яти наборів сигналів: адреси, даних, управління, переривання арбітражу. Інтерфейс И41 - приклад загальної системної магістралі, яка дозволяє координувати роботу модулів, що виконують різні функції. Можлива також локальна системна магістраль, що не виходить за межі модуля процесора, але що дозволяє приєднувати додаткові пристрої безпосередньо до процесора. Вона недоступна з боку модулів системи, об'єднаних загальною системною магістраллю. Локальна системна магістраль розвантажує загальну і дозволяє процесорному модулю здійснювати обмін інформацією зі своїми пристроями, звільняючи загальну системну магістраль для роботи з іншими модулями. Таким чином, процесори, вузли управління інтерфейсами, об'єднані локальною магістраллю, і пристрої, об'єднані локальною системною магістраллю (в даному випадку локальна пам'ять і локальне введення вивід), утворюють модуль процесора. Простий модуль складається з мікропроцесора, вузла управління локальним інтерфейсом, що об'єднує локальну пам'ять і управління локальними пристроями ввода- виводу. Описана структура побудови використовується при проектуванні одноплатних ЕОМ, що не мають можливостей розширення. На мал. Показаний модуль процесора, призначений для роботи в розширюваній модульній багатопроцесорній системі. Вузли управління загальною системною магістраллю забезпечують доступ модуля до загальної пам'яті і обмін інформацією з іншими процесорними модулями. Якщо в системі є декілька процесорів, то усі пристрої, що запам'ятовують, і пристрої введення-виводу, приєднані до загальної системної магістралі, доступні процесорним модулям. Арбітри магістралі КР1810ВБ89 в кожному модулі процесора забезпечують доступ модулів до загальної системної магістралі, отже, до загальної пам'яті і пристроїв введення - виводу.

Питання: