Формування виконавської адреси

При проектуванні МК необхідно врахувати, що пуск МП К1810ВМ86 після зняття сигналу скидання SR виконується з фізичної адреси FFFFOh. Ця адреса виходить в результаті підсумовування за схемою, представленою на малюнку 3.4.1, і з урахуванням того, що в сегментний регістр завантажується код FFFFh, а регістр адреси в межах поточного сегменту IP формує код 0000h.

Організація зовнішньої пам'яті

Пам'ять в МП, що розробляються фірмою Intel, організована побайтно. Навіть у МП останнього покоління типу Pentium при 64-розрядній ШД пам'ять все одно організована побайтно. Для реалізації можливостей, які відкривають ШД більше за один байт в усіх МП цієї архітектури передбачено читання кодів з пам'яті словами. Нагадаємо, що слово - це основний формат шини даних даної обчислювальної системи. Для МП К1810ВМ86 слово - це 16 розрядів, тобто два байти. Тому, разом з режимами побайтного звернення до зовнішньої пам'яті в цьому МП передбачений режим читання-запису слова

Режим читання-запису слова

 

 Організація зовнішньої пам'яті

Для можливості звернення по словах і по байтах пам'ять розділена на 2 банки з парними і непарними адресами, причому осередки з парними адресами підключаються до молодшого байта ШД, а з непарними - до старшого. Для вибору відповідного банку пам'яті використовується сигнал BHE спільно з розрядом ША0. Таким чином при проектуванні МК потрібно два ПЗП і два ОЗУ. Сигнал вибору банку пам'яті повинен враховувати таблицю приведену вище і загальний сигнал дозволу вибору пам'яті - ПЗП або ОЗУ.

Питання:

Що таке фізична адреса?

Як формується фізична адреса?

Як формується виконавської адреси?

Електроний ресурс:

http://microprocesser.narod.ru/ind5.html

Лекція №21

Мікросхема К1810ВМ86 (Intel 8086)

План

Мікросхема К1810ВМ86 (Intel 8086).

Функціональна схема

 

   Мікросхема К1810ВМ86 (Intel 8086).

Шестнадцатиразрядный однокристальний МП виконує близько 2 млн. операцій в секунду. Синхронізується тактовою частотою 25 МГЦ.

Має 20-ти розрядну шину адреси, що дозволяє забезпечити пряму адресацію 1 Мбайт зовнішньої пам'яті. Область адресного простору пам'яті розбита на сегменти по 64 Кб. Така організація пам'яті забезпечує зручний механізм обчислення фізичних адрес. ША і ШД мультиплексированы. При організації обчислювальних систем їх треба розділити (регістри-клямки). МП може звертатися як до пам'яті, так і до зовнішніх пристроїв.

При зверненні до зовнішніх пристроїв використовуються 16 молодших ліній ША. Отже можна підключити 64 До 8-бітових зовнішніх пристроїв, або 32 До 16-ти розрядних. МП має багаторівневу систему переривань: 256 векторів переривань. Цей МП є подальшим вдосконаленням К580ВМ80. Система команд схожа, але більше розширена. Програмне забезпечення легко перекладається з одного МП на інший.

Функціональна схема:

Див. мал.

                У перший такт обміну на AD0 - 15 встановлюються молодші 16 біт адреси пам'яті або адреса зовнішнього пристрою, супроводжується ця інформація сигналом ALE. У другому такті обміну виставляються дані, які супроводжуються сигналом DEN. ALE і DEN управляють регістрами-клямками. AD16/ST3 - AD19/ST6 - мультиплексовані лінії адреси стану

У перший такт обміну видається 4 старші розряди адреси пам'яті, а при зверненні до зовнішнього пристрою - нулі. У другому такті видаються сигнали стану МП, причому сигнали ST3 - ST4 визначають сегментний  регістр що бере участь у формуванні фізичної адреси.

ST3	ST4	Рег.
0 1 0 1	0 0 1 1	ES SS CS DS

 

 

Сегментні регістри. Беруть участь у формиро- вании фізичної адреси.

 

ST5 - дублює стан прапора дозволу переривань.

BHE - дозвіл старшого байта. Працює спільно з сигналом А0, забезпечуючи механізм передачі інформації по ШД.

 

BHE	A0	Вид передачі даних
0 0 1 1	0 1 0 1	Передається 16-ти бітове слово Передається старший байт AD8 - AD15 Передається молодший байт AD0 - AD7 Немає звернення

  RD -сигнал читання.

WR - сигнал запису.

M/IO - звернення до пам'яті або зовнішніх пристроїв.

DT/R - напрям передачі інформації:

           "1" - в МП; "0" - з МП.

INTA, INTR - запит на масковане переривання (INTA - підтвердження переривання).

NMI - запит на немасковане переривання.

HOLD - запит на переходження в режим прямого доступу до пам'яті.

HLDA - підтвердження захоплення шини.

TEST - перевірочний вхід, використовується в команді WAIT для організації неодружених тактів: "1" - МП виконує "0", з періодичністю 5 Т перевіряє стан цього сигналу.

MN/MX - мінімальний / максимальний режими, що визначають конфігурацію обчислювальної системи. MN - обмеження об'єму пам'яті і так далі.

 

Питання:

Що собою представляє мікросхема К1810ВМ86 (Intel 8086)?

Намалюйте функціональну схему?

Електроний ресурс:

http://www.studfiles.ru/dir/cat32/subj1245/file11267/view113893.html

Лекція №22