Асинхронные двоичные счётчики



Мы поможем в написании ваших работ!


Мы поможем в написании ваших работ!



Мы поможем в написании ваших работ!


ЗНАЕТЕ ЛИ ВЫ?

Асинхронные двоичные счётчики



По способу организации внутренних связей между разрядами (цепи переноса или займа) асинхронные счётчики относят к счётчикам с последовательным переносом. На рис. 10.13 (а) показан трёхразрядный асинхронный двоичный суммирующий счётчик числа импульсов, поступающих на его вход (Вх.Т). Счётчик построен на асинхронных Т - триггерах T 1 , T 2 и Т3 с прямым динамическим входом Т.

Счётные импульсы поступают на Т - вход первого триггера Т1, который переключается положительным фронтом каждого вход­ного импульса. Переключение второго триггера Т2 осуществляется положительным фронтом сигнала 0, формируемого на инверсном выходе триггера T 1 во время формирования отрицательного фронта (среза) сигнала Q 0 на его прямом выходе. Соответственно третий триггер Т3 переключается по положительному фронту сигнала 1 триггера Т2.

Временные диаграммы рис. 10.13 (б) иллюстрируют изменение состояний на выходах Q 0 , Q 1 , Q 2 триггеров счётчика Т123 во вре­мя поступления счётных импульсов. Указанная смена состояний триг­геров счётчика рис. 10.13 отображает последовательно возрастающие двоичные числа. В таблице 10.9 переведена последовательность со­стояний выходов триггеров данного счётчика.

Таблица 10.9

 

 

№ импульса

Выходы

Число N

Q0 Q1 Q2
0 0 0 0 0
1 0 0 1 1
2 0 1 0 2
3 0 1 1 3
4 1 0 0 4
5 1 0 1 5
6 1 1 0 6
7 1 1 1 7
8 0 0 0 0
9 0 0 1 1
10 0 1 0 2
11 0 1 1 3
12 1 0 0 4
13 1 0 1 5

40


 



 

Анализ таблицы 10.9 показыает, что последовательность состояний счётчика представляет собой возрастающую в пределах данного цикла по­следовательность двоичных чисел от {000} до {111}. В общем случае число N, записанное в счётчике, определяется соотношением

(10.30)

N = NBX - mK

где N вх - число импульсов, поступивших на вход счётчику m =(0,1,2,3,...); m- целое число счетных циклов; К-модуль счёта.

Асинхронные счётчики легко наращиваются до любой разрядности подключением к выходу последнего (старшего) разряда нужного числа триггеров. Вместе с тем, с ростам числа разрядов уменьшается быстродействие счётчиков данного типа,так как в них триггеры переключаются последовательно друг за другом. Кроме того, из-за неодновременного так­тирования триггеров счётчика на его выходах формируются кратковре­менно неалгоритмические кодовое комбинации особенно заметшее пра работе на высоких частотах.

Временные диаграммы рис.10.14, построенные с учётом задержек в переключении триггеров счётчика, иллюстрируют процесс формирования алгоритмических и неалгоритмических состояний асинхронного сумми­рующего счётчика. В частности, из рис. 10.14 видно, что при поступлении второго счётного импульса вместо кода {010} кратковременно формирует­ся неалгоритмический код {000}, после чего счётчик переключается в ал­горитмическое состояние {010}. Четвёртый счётный импульс переводит счетчик в реализуемые одно за другим неалгоритмические состояния {010} и{000} с последующим переходом в алгоритмическое состояние {100}.

                                      Рис.10.14


 

42
    Описанное выше явление формирования неалгоритмических кодо­вых комбинаций на выходе счётчика представляет собой явление генера­ции сбоев в его работе, которое может быть устранено только переходом от асинхронной к синхронной организации работы счётчика. Последнее приобретает наиболее важное значение для счётчиков с большим числом разрядов, в которых задержка в формировании алгоритмических кодов асинхронного счётчика может быть сопоставимой с периодом поступле­ния импульсов на его счётный вход (Вх.Т).

Из временных диаграмм рис.10.13 (б) и рис.10.14 видна еще одна особенность динамики работы счётчика: его триггеры работают с разной частотой. Наиболее высокую частоту имеет первый триггер, а частота пе­реключения каждого последующего триггера вдвое меньше. Поэтому бы­стродействие первого триггера в известной мере определяет быстродейст­вие счётчика в целом.

Для приведения счётчика рис. 10.13(a) в начальное состояние исполь­зуется сигнал сброса R (Уст"0"), поступающий одновременно на все R-входы триггеров.

Как видно из рис.10.13(a) суммирующий асинхронный счётчик со­стоит из однотипных асинхронных двоичных суммирующих ячеек Т - ти­па, построенных, к примеру, на D- триггерах (см. рис.10.13.в). При этом работа суммирующей ячейки, запускаемой положительным фронтом, опи­сывается уравнениями:

Q ( t +1)= Q ( t ) ·dT                        (10.31)

PcdPc = Q ( t )· · dT                                 (10.32)

где Рс- сигнал переноса суммирования; Т- сигнал на счётном входе ячейки.

В дифференциальной форме данное уравнение имеет вид:

dQ ( t )= ( t )· dT                                       (10.33)

Тогда с учётом (10.31) и (10.32) для функции переноса суммирования Рсимеем:

Pc - dPc = Q ( t )· dQ ( t ) = ( t )· d ( t )                       (10.34)

 

 

43


Анализ соотношения (10.34) показывает, что в качестве сигнала переноса Рсможно использовать положительный фронт сигнала на инверсном выходе  асинхронного Т- триггера. С учётом этого в схеме асинхронного двоичного суммирующего счётчика рис. 10.13(a) выполнено непосредственное соединение инверсного выхода  каждого предыдущего триггера со счётным входом последующего триггера jв результате чего реализуется равенство

Pcj -1 = Qj -1                                     (10.35)

Для перехода от построения суммирующего счётчика к построении вычитающего счётчика достаточно в схеме переноса заменить инвертирующий выход  прямым выходом Q, то есть реализовать соотношение

Pe j -1 = Qj -1                                   (10.36)

где Рв j -1 - сигнал переноса (займа) вычитания ( j -1) - го триггера вычитающего счётчика.

Из изложенного следует, что с помощью логических схем, управ­ляющих направлением передачи сигналов переноса, можно легко перехо­дить от схем суммирующих счётчиков к схемам вычитающих счётчиков или наоборот, заменяя в цепях переноса направление передачи сигналов с инверсного (прямого) выхода на их передачу с прямого (инверсного) вы­хода триггера соответственно. Указанные логические схемы включают между выходами Qи  одной счётной ячейки и счётным входом Тдру­гой счётной ячейки, в результате чего счётчик приобретает возможность работать как в режиме прямого, так и в режиме обратного счёта, то есть становится реверсивным асинхронньм двоичным счётчиком. При этом как в режиме суммирования, так и в режиме вычитания приёмником сиг­налов переноса являются прямые (инверсные) динамические Т - входы триггеров реверсивного счётчика, и их источником (передатчиком) - ин­версные  (прямые Q) выходы его триггеров в режиме прямого счёта и прямые Q(инверсные ) их выходы в режиме обратного счёта.

44



Последнее изменение этой страницы: 2021-04-05; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 44.192.22.242 (0.005 с.)