DA1, DA2 - К 1109 КТ 10A ; DD1 – K555 И E5 ; DD2 – К 5 5 5 ИД 7 ; DD3 ; DD4 – K555 ЛН1.



Мы поможем в написании ваших работ!


Мы поможем в написании ваших работ!



Мы поможем в написании ваших работ!


ЗНАЕТЕ ЛИ ВЫ?

DA1, DA2 - К 1109 КТ 10A ; DD1 – K555 И E5 ; DD2 – К 5 5 5 ИД 7 ; DD3 ; DD4 – K555 ЛН1.



 

164


При включении ИМС К1109КТ10А в схему рис. 10.68 было учтено,что коммутирующее устройство DA 1, DA 2 должно работать на светодиодные цепи, включенные по схеме с общим катодом. Поэтому эмиттеры Э1 , Э2,…,Э8, ключей Дарлингтона в микросхемах DA 1, DA 2 были соедине­ны с шиной «земля», а их коллекторы K 1 , K 2 ,..., K 8 - с общими электродами индикаторных знакомест HG 1 , HG 2 ,…, HG 8 соответственно.

6.(Для самостоятельного решения). Задайтесь числом знакомест N зн. светодиодного дисплея УДО и другими исходными данными и разра­ботайте на основе ТТЛШ ИМС и совместимых с ними ИМС коммути­рующее устройство и его схему управления для случая, когда светодиод­ные сегменты индикаторных знакомест включены по схеме с общим ано­дом.

7. (Для самостоятельного решения). По условиям п.6 спроекти­руйте схему управления коммутирующего устройства УДО на основе КМОП ИМС.

8. (Для самостоятельного решения). На основе КМОП ИМС по­стройте схему управления жидкокристаллическим дисплеем на 5 знакомест (N зн =5). Недостающими исходными данными задайтесь самостоя­тельно.

Пример 17. На основе серийных интегральных микросхем мульти­вибраторов спроектируйте тактовый генератор для устройства динамиче­ского отображения (УДО) символьной информации рис. 10.67. Нагрузкой для проектируемого генератора является схема управления коммутирую­щего устройства рис. 10.68, алгоритм функционирования которой рассмот­рен в примере 16.

Решение

1. Частоту импульсных сигналов fG проектируемого тактового гене­ратора определяем из соотношения

                fG 30• NMi =30•8=240 Гц

Принимаем fG =300 Гц.

Тогда период TG импульсных сигналов генератора равен


 

165


 


166


 

2. Принимаем длительность импульса генератора tu, равным дли­тельности паузы t п:


         3. С учетом того, что нагрузкой проектируемого генератора являет­ся схема управления рис. 10.68, выполненная на ИМС ТТЛШ серии К555, для построения указанного генератора используем ИМС мультивибраторов К555АГЗ.

ИМС К555АГЗ содержит два ждущих мультивибратора с повтор­ным запуском. Для перевода данной ИМС в режим автогенератора с тре­буемой частотой fG = 300 Гц реализуем включение двух ее ждущих муль­тивибраторов по схеме кольцевого автогенератора (см. рис.10.69)

 

          4. При включении ИМС К555АГ3 по схеме кольцевого автогенератора длительность его импульсов tu и длительность паузы t п задается раздельно времязадающими цепями R1, C 1 и R 2 , C 2 соответственно:


Так как в данном случае принято, что tu = t п, то R 1 = R 2 = R и C 1 = C 2 = C .

5. Из практических соображений задаемся величиной емкости кон­денсаторов времязадающих цепей равной

С12= С=0,05 мкФ.

Тогда:

 

 


Из номинального ряда Е24 принимаем R 1 = R 2 =75 кОм.

В качестве резистивных и емкостных элементов схемы рис. 10.69 принимаем следующие компоненты, выпускаемые промышленностью:


 

   ▪ R 1 , R 2 → металлопленочные резисторы с повышенной механи­ческой прочностью типа OM Л T - 0,125 - 75 кОи ± 5%

    ▪ C 1 , С2 полистирольные конденсаторы сметаллизированными обкладками типа К71 - 4 - 0,05мкФ± 5%

6. В данном случае для построения тактового генератора примене­ны резисторы R 1 , R 2 и конденсаторы С12с допустимым отклонением их параметров от номинальной величины, равным ±5%, что соответствует разбросу их параметров от Rmin =71,25кОм, Rmax = 78,75 кОм и от Cmin = 0,0475 мкФ до Cmax = 0,0525 мкФ.

При указанном разбросе параметров компонентов времязадающих цепей длительность импульса tu,и длительность паузы t п генератора может находиться в следующих пределах:

                                                     tu min = tп min = 0,45 · Rmin · Cmin =

                                    0,45 · 71,25 · 103 · 0,0475 · 10-6  - 1,523 · 10-3 с = 1,523мс

 

                                                            tu max= t max =0,45 · Rmax · Cmax =

                                         0,45 · 78,75 · 103 · 0,0525 · 10-6 – 1,86 · 10-3 с = 1,86 мс

Соответственно максимальное и минимальное значение периода Т G  и частоты fG импульсов тактового генератора равно:

                               TG max = tu max + t п max = 1,86 · 10-3 + 1,86 · 10-3 = 3,72 · 10-3 с = 3,72 мс


                                       TG min = tu min + tп min = 1,523 · 10-3 + 1,523 · 10-3 = 3,046 · 10-3 с = 3,046 мс

 


Тогда частота регенерации изображения fp на каждом знакоместе светодиодного дисплея составляет:

 


168



 

Анализ полученных результатов показывает, что разброс парамет­ров импульсных сигналов проектируемого тактового генератора не ухуд­шает качественное динамическое отображение символьной информации, так как минимальная частота регенерации fp min изображения превышает пороговую частоту регенерации, равную 20 Гц.

Fp min = 33,6 Гц > 20 Гц

Следовательно, выбор резисторов R 1 , R 2и конденсаторов C 1 , C 2 с 5% допуском является обоснованным для построения тактового генерато­ра УДО.

7. Принципиальная электрическая схема проектируемого тактового генератора устройства динамического отображения символьной информа­ции на светодиодном дисплее представлена на рис. 10.69. В ней использованы следующие схемные элементы: DD1.1, DD1.2 – К555АГ3; R1, R2 - ОМЛТ-0,25-75кОм ±5%; С1, С2 - К71-4-0,05мкФ±5%.

8. (Для самостоятельного решения).Спроектируйте тактовый ге­нератор УДО для тех же исходных данных, что и в рассмотренном выше примере, используя для его построения КМОП ИМС моностабильных мультивибраторов типа КР564АГ1 (КФ564АГ1В). Условное графическое обозначение указанных ИМС приведено на рис.10.70.(а), где принята сле­дующая индексация внешних выводов: Т - вход «запуск фронтом»; - вход «запуск спадом»;  - инверсный вход установки; С – емкость внешняя; RC — компонент внешний RjCj.

При разработке генератора Вы можете применить вместо назван­ных выше ИМС КР564АГ1, интегральные КМОП микросхемы аналогич­ного назначения типа КР1561АГ1, цоколевка внешних выводов которых также соответствует рис. 10.70(a).

9. (Для самостоятельного решения). Задайтесь числом знакомест N зн. и другими исходными данными и постройте принципиальную элек­трическую схему тактового генератора для устройства динамического ото­бражения (УДО) рис. 10.67, используя для этой цели ТТЛШ ИМС генера­торов, управляемых напряжением, типа К531ГГ1; К555ГГ2; КБ555ГГ2-4, (рис.10.70.б), либо ТТЛШ микросхемы ждущих мультивибраторов с по-  

169


 

вторным запуском и гашением КР1533АГХЗ; КФ1533АГЗ; ЭКР1533АГЗ; ЭКФ1533АГЗ; К555АГ4; КМ555АГ4; К555АГ5 (рис.10.70.в).

Примечание: Частота генераторов на основе ИМС К531ГТ1 (К555ГГ2) регулируется величиной входного управляющего напряжения Uy. Для фиксации частоты на заданном уровне необходимо выводы ИМС 14,3 подключить к шине питания +Еп, а выводы 1, 2 - к шине «земля». Времязадающий конденсатор C 1 ( C 2 ) подключается к выводам 4, 5(12, 13). Тогда частота импульсных сигналов генератора fG ., построенного, к примеру, на ИМС К531ГГ1, определяется из соотношения

                      FG = (5 · 10-4)/ Cj

где j  ( l ,2).

Пример 18. (Для самостоятельного решения с использованием различных вариантов исходных данных).

Задайтесь набором символов, отображаемых на светодиодном дисплее, содержащим N зн . знакомест. Указанный набор должен включать mc цифробуквенных обозначений в виде:

• букв русского алфавита;

• букв украинского алфавита;

• букв английского алфавита;

• букв греческого алфавита;

…………………………………..

• арабских цифр;

• римских цифр.

Задайтесь также конфигурацией расположения светодиодных сегментов на каждом знакоместе и их количеством n с и спроектируйте преобразователь кодов внешнего устройства (ВУ) в коды отображаемых символов для устройства динамического отображения (УДО) информации, структурная схема которого приведена на рис. 10.67.

Проектирование преобразователя кодов выполните:

• с использование функционально полных наборов логических элементов на основе одной, двух, либо трех
логических функций.


• на основе мультиплексоров - селекторов и логических элементов (ЛЭ).

• на основе дешифраторов и ЛЭ.

• на основе ПЗУ.

Спроектированный Вами преобразователь должен сопрягаться с ранее разработанными схемами блоков, входящих в состав УДО рис. 10.67, без включения каких - либо промежуточных элементов.

Пример 19. (Для самостоятельного решения).

На рис.10.72. и рис.10.73. приведены различные варианты включения микросхемы КР531ГГ1 при построении на ее основе генераторов импульсных сигналов с фазовой автоподстройкой частоты (ФАП). В каждую из указанных схем рис.10.72. и рис.10.73 входит:

• Два автогенератора GN 1 , GN 2 импульсных сигналов, построенных с использованием одного корпуса DD 1 ИМС типа КР531ГГ1. Один из указанных генераторов GNX ( DD 1.1) работает с кварцевым резонатором ZQ в режиме фиксированной частоты fG, а второй GN 2 ( DD 1.2) - в режиме автогенератора с частотой, управляемой плавно напряжением Uy, которое формируется контуром ФАП, и ступенчато - напряжением U д, задающим диапазон частот генератора GN 2.

• Два делителя частоты DlV 1 и DIV 2 , первый из которых подключен к выходу Q 1 генератора GN 1 и выполняет деление частоты fG в Кд1 раз, а второй включен в контур ФАП и осуществляет деление частоты генератора GN 2 в Кд2 раз.  При этом частота f вых выходных сигналов генераторов рис.10.72. и рис.10.73. устанавливается равной значению, определяемому из соотношения:


•Фильтр низкой частоты ФНЧ, включенный в контур фазовой автоподстройки частоты и формирующий управляющее напряжение Uy для генератора GN 2.

• Фазовый компаратор ФК. В схеме рис.10.72. ФК сравнивает последовательные импульсные потоки, а в схеме рис.10.73. фазовый компаратор выполняет сравнение двоичных цифровых кодов.

172


 

 

С учетом изложенного выше спроектируйте генератор, выполненный в соответствии с рис.10.72. для генерации импульсных сигналов с частотой f вых = 72,2 кГц, а генератор рис. 10.73. - с частотой f вых = 122,5 кГц. В качестве фазового компаратора генератора рис.10.72. примените элемент «Исключающее ИЛИ» типа КР1533ЛП5 ( t зд. max = 17нс), а в схеме генератора рис. 10.73. - ИМС цифрового компаратора типа КР1533СП1 (tзд.max = 40нс), либо КР531СП1 ( t зд. max = 18нс).

Примечания: 1. Выбор коэффициента деления частоты Кд1, Кд2 зависит не только от особенностей схемотехнического построения проектируемого генератора с фазовой автоподстройкой, но и от быстродействия фазовых компараторов. В том случае, когда быстродействие ФК оказывается недостаточным для оперативного сравнения сигналов, поступающих с выходов делителей частоты DIV 1 и DIV 2 , их коэффициенты деления частоты K д1 и Кд2должны быть увеличены в К раз: 

                                       Кд1* = К · Кд1

Кд2* = К · Кд2

При этом частота импульсов f вых. не изменяется, а работа генератора становится более устойчивой.

2. Расчет режимов работы генераторов GN 1 и GN 2 с ФАП может быть выполнен аналитически, либо с использованием номограмм, представленных в справочной литературе.

3. Выбор интегральных микросхем, реализующих функции отдельных схемных элементов проектируемых генераторов рис.10.72. и рис. 10.73., должен выполняться с учетом их совместимости в составе единого схемного решения.


Пример 20. Разработайте устройство динамического отображения (УДО) символьной информации на 8-знакоместном светодиодном дисплее с использованием в схеме его управления БИС пик-процессора типа PIC 16 C 84. Сравните полученное схемное решение со схемным решением, представленным в примерах 15,...,18 (см. рис.10.67; 10.68; 10.69). Для отображения символьной информации должны быть применены стандартные семисегментные светодиодные индикаторы с красным свечением.

Решение

1. В общем случае при построении УДО информации с использованием пик-процессоров структурная схема проектируемого устройства имеет вид, показанный на рис. 10.74. Где: PIC - пик-процессоры, управляющие процессом динамического отображения; БП - блок питания; СТ - схема тактирования; ТМС - транзисторный модуль сопряжения пик-процессора с дисплеем; МДО - модуль динамического
отображения символьной информации; СБР - модуль сброса.

2. Для построения дисплея выбираем 8 светодиодных семисегментных индикаторов АЛС324А со следующими
характеристиками:

• Напряжение питания U п = 2,5 В;

• Ток потребления I п = 20 мА;

• Максимальная мощность Р m = 500 мВт;

• Свечение индикатора - красное;

• Пластмассовый корпус с жесткими выводами.

На рис. 10.75 показана конструкция семисегментного индикатора АЛС324А, а в таблице 10.21 - его цоколёвка. Сегменты индикатора включены по схеме «с общим катодом».

3. Пик-процессор PIC 16 C 84 (рис. 10.76) имеет двунаправленные линии ввода/вывода RA 0,..., RA 3 и RB 0,..., RB 7. Более подробная информация о назначении внешних выводов БИС PIC 16 C 84 приведена в таблице 10.22.

 



 

4. Для управления 8-знакоместным 7-сегментным дисплеем требуется не менее 16 линий его связи с пик-процессором, семь из которых - для формирования кодов отображаемых символов, одна линия - для управления индикацией десятичной точки, а восемь остальных - для коммутации «общих катодов» индикаторных знакомест HG 1 , HG 2 ,..., HG 8 .Вместе с тем, БИС пик-процессора PIC 16 C 84 имеет только 12 портов

176

 



( RA 0,..., RA 3 и RB 0,..., RB 7), к которым могут быть подключены указанные линии управления дисплеем.

В связи с этим поставленная задача может иметь несколько альтернативных решений, одним из которых является следующее ее решение. Для управления дисплеем, содержащим 8 семисегментных светодиодных индикаторов HG 1 , HG 2,..., HG 8 применим две большие интегральные схемы пик-процессоров PIC 16 C 84: первую из указанных БИС ( DD 1) - для управления первыми его четырьмя индикаторами ( HG 1 ,..., HG 4 ), а вторую DD 2 - для управления остальными его индикаторами ( HG 5 ,... HG 8 ).

В этом случае построение схем управления каждой из указанных частей дисплея реализуется совершенно одинаково. Поэтому дальнейшую проработку проектируемой схемы будем выполнять только относительно первой ее половины.

5. БИС PIC 16 C 84 может работать с одним из четырех типов встроенных генераторов. Два конфигурационных бита ( FOSC 1 и FOSC 2) могут быть запрограммированы для выбора одного из четырех режимов
генерации: RC , LP , XT , HS.

Выбираем схему модуля тактирования пик-процессора, построенную на основе подключения к БИС внешних компонентов: кварцевого резонатора ZQ и конденсаторов С3 и С4 (см. рис. 10.77). В стандартном режиме работы БИС PIC 16 C 84 кварцевый резонатор ZQ должен иметь частоту 4Мгц, а конденсаторы Сз и C 4 равны соответственно 15пФ.

С3 = С4=15пФ.

6. БИС PIC 16 C 84 имеет встроенный детектор включения питания (Vdd ).От момента достижения напряжением питания величины Vdd =1,2,...1,8 В включается внутренний таймер запуска, который отсчитывает 72 мс, после чего считается, что напряжение Vdd достигло номинала. Далее включается таймер выдержки времени для стабилизации работы кварцевого генератора. Этот таймер отсчитывает 1024 импульсов кварцевого генератора и затем включается таймер ожидания внешнего сброса/MCLR для синхронного запуска в работу пик-процессоров DD 1 и DD 2 соответственно с помощью общего для указанных процессоров сигнала / MCLR . Если внешний сигнал / MCLR не поступает, то через время Tost вырабатывается внутренний сигнал сброса и пик-процессор начинает работу по программе. Величина времени Tost программируется битами конфигурации в EEPROM .

 


179


Нами принята схема модуля сброса по / MCLR с использованием внешней RC цепочки. На рис. 10.77 эта цепочка представлена элементами С5 и R 14. Цепочка C 5 и R 14  в данном модуле должна обеспечить сброс процессора по / MCLR даже при чрезмерно медленном возрастании напряжения Vddво время включения блока питания.

7. Сопряжение БИС пик-процессора DD 1 с цепями «общих катодов» («ОК») индикаторов HG 1 ,..., HG 4 в схеме рис. 10.77 осуществляется с помощью транзисторного модуля VT 1 , VT 2 , . VT 3 , VT 4. В качестве указанных транзисторов могут быть использованы малогабаритные кремниевые n-p-n транзисторы типа КТ315А, так как суммарный ток, протекающий в цепи «ОК» при одновременном включении всех сегментов индикатора составляет 140мА, что ниже, чем предельно допустимый импульсный ток транзистора КТ315А, равный 150мА.

8. Модуль блока питания представлен в проектируемом устройстве рис. 10.77 в виде схемы, включающий простейший стабилизатор напряжения ( VT 5 , VD 5 , R 5 ) с емкостным сглаживающим фильтром ( C 1 , C 2 ), мостовым нерегулируемым однофазным выпрямителем ( VD 1 , VD 2 , VD 3 , VD 4 ) и понижающим трансформатором ( TV ). Данная схема модуля блока питания выбрана нами с учетом ее иллюстративной и схемотехнической простоты. В реальных условиях эксплуатации она может быть заменена стабилизированным блоком питания Vdd = +5 B, выполненным с использованием иного схемотехнического решения.

9. (Для самостоятельного решения и анализа)

Сравните полученное схемное решение рис. 10.77 проектируемого на основе БИС PIC 16 C 84 устройства динамического отображения информации на 8-знакоместном светодиодном дисплее со схемным решением рис. 10.67, рис. 10.68, рис. 10.69, решающим ту же задачу с использованием ИМС с меньшей степенью интеграции.

Проанализируйте, может ли быть упрощена схема проектируемого УДО при применении для ее реализации пик-процессоров другого типа, к примеру, PIC 16 C 85.

Выполните также анализ, какое из названных выше схемных решений будет усложняться в большей степени в следующих случаях:

• При возрастании числа светодиодных сегментов на каждом знакоместе дисплея.

• При переходе к построению дисплея на основе матричных светодиодных индикаторов 7x5, либо 9x7.

180
          Пример 21. Завершите проектирование 3-разрядного реверсивного счетчика, реализующего счет импульсных сигналов в коде Грея. Счетчик должен вьшолнять суммирование импульсов, когда на его вход управления направлением счета Sg будет подан «единичный» сигнал ( Sg = l ) и должен работать в режиме вычитания при Sg =0. Построение счетчика выполните на JK - триггерах и логических элементах.

Далее мы приводим начальные этапы проектирования счетчика Грея, а заключительный этап - построение его электрической схемы, Вы должны выполнить самостоятельно.

Решение

1. Граф переходов 3-разрядного реверсивного счетчика Грея пред­ставлен на рис 10.78.

 


 

                                          Рис. 10.78

2. В соответствии с графом переходов рис. 10.78 формируем таблицу переходов счетчика, которая приобретает при этом следующий вид:

                                                                                                   Таблица 10.23

Предыдущее

состояние

Следующие состояния

В режиме суммирования ( Sq = l )

В режиме вычитания (Sq=0)

Q2 Q 1 Q 0 Q2 Q 1 Q 0 Q 2 Q 1 Q 0
1 2 3 4 5 6 7 8 9
0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 l 0 0 1 0 0 0 0 0 0 1 0 0 1 1

 

 

                                                                                         181


 

 

1 2 3 4 5 6 7 8 9
1 1 1 0 1 1 1 0 1 0
1 1 1 1 0 1 1 1 0
1 0 1 1 0 0 1 1 1
1 0 0 0 0 0 1 0 1

вчмчсмчпроьпропропропроппроп

 

 

3. На основе таблицы 10.23 переходов счетчика в режимах суммиро­вания и вычитания, а так же с учетом таблицы истинности рис. 9.7 (б) и графа переходов рис. 9.7 (в) JK-триггера создаем таблицу истинности для входов J 2 * , K 2 * , J 1 * , K 1 * , J 0 * , К0*,  триггеров счетчика в его разрядах Q 2 , Q 1 и Q 0 соответственно. Указанная таблица истинности приведена в таблице 1024. При этом в качестве переменных, формирующих сигналы Jj * , К j *

представляются выходные сигналы предыдущего состояния триггеров ,  и сигнал Sg, управляющий направлением счета.


 

                                                                                                                   Таблица 10.24

Данное со­стояние счетчика

Sg

Следующее состоя­ние счетчика

Состояние входов J *, К* триггера (режим воздействия на состоя­ние триггеров)

(N,S,R,T) (N,S,R,T) (N,S,R,T)
1 2 3 4 5 6 7 8 9 10
0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1*(S/T) 0*(N/R) 0*(N/R) 0*(N/R) 0*(N/R) 0*(N/R) 0*(NZR) 1*(S/T) *1(R/T) *0(N/S) *0(N/S) *0(N/S) 0*(N/R) 0*(N/R) 0*(N/R) 1*(S/T) *1(R/T) *0(N/S) *0(N/S) *0(N/S) *0(N/S) *0(N/S) *0(N/S) *1(R/T) 0*(N/R) 1*(S/T) *1(N/R) *0(N/S) *0(N/S) *1( ВЛ ) 1*(S/T) 0*(N/R) 0*(N/R) 1*(S/T) *1(R/T) *0(N/S)

 

 


 

1 2 3 4 5 6 7 8 9 10
1 0 1 0 1 1 1 *0(N/S) 1*(S/T) *0(N/S)
1 0 1 1 1 0 0 *0(N/S) 0*(N/R) *1(R/T)
1 0 0 0 1 0 1 *0(N/S) 0*(N/R) *1(S/T)
1 0 0 1 0 0 0 *1(R/T) 0*(N/R) 0*(N/R)

Обозначения сигналов и режимов работы, принятые в таблице 10.24, полностью идентичны их обозначениям в таблице 10.12. расшифровка ука­занных обозначений приведена на страницах 58, 59 данной книги.

 

        4. Для получения функций возбуждения J 0 * , J 1 * J 2 * , К0*, K 1 * , K 2 * триг­геров счетчика переносим информацию из таблицы 10.24 в диаграммы Вейча-Карно рис. 10.79(а, б) и выполняем минимизацию логических урав­нений указанных функций.

 



 


 


 

                    

В результате минимизации имеем:


 


5. (Для самостоятельного решения): Используя систему уравнений (10.55) для функций возбуждения ,  триггеров 3-разрядного счетчика Грея, постройте его электрическую схему на основе ИМС - ТТЛШ (КМОП) серии.

Пример 22. (Для самостоятельного решения). Выполните проекти­рование двоично-десятичных счетчиков, осуществляющих счет импульс­ных сигналов и представление информации в следующих кодах:

{8421} с избытком 3

{4221}

{2421}

{5121}

{Грея} с избытком 3

184



 

{Айкена}

{Липпела}

Проектирование указанных счетчиков выполните в вариантах:

•• Простой суммирующий счетчик

•• Реверсивный счетчик

Примечание: Для построения графов переходов и таблиц переходов проектируемых счетчиков рекомендуем воспользоваться таблицами 6.4 и 6.5, представленными в части 2(1) данной книги на странице 40.

Пример 23. (Для самостоятельного решения). Спроектируйте 5-разрядный счетчик Грея в вариантах:

• Простой суммирующий счетчик на основе ТТЛШ (КМОП) ИМС.

• Реверсивный счетчик на основе ТТЛШ (КМОП) ИМС.

Примечание: Для построения графов переходов и таблиц переходов проектируемых счетчиков рекомендуем воспользоваться таблицей 6.7, представленной в части 2(1) данной книги на странице 47.

Пример 24. (Для самостоятельного решения). Используя таблицу 6.6 (см. часть 2 (1), стр. 46 данной книги) постройте счетчик, реализующий представление информации в невзвешенном двоично-десятичном коде Либова-Крейга.

Пример 25. В параграфе 10.8 выполнено проектирование двоично-десятичного счетчика с «естественным» двоичным порядком счета. Его схема приведена на рис. 10.25.

Анализ схемы рис. 10.25 показывает, что она работает устойчиво до тех пор, пока под действием сигналов помехи не попадает в одно из «за­прещенных» состояний { Q 3 Q 2 Q 1 Q 0 }={1010}; {1011}; {1100}; {1101}; {1110} или {1111}. При этом счетчик уже не сможет перейти ни в одно из «разрешенных» состояний. Иными словами, схема рис. 10.25 оказывается не работоспособной в результате одиночного сбоя.

С учетом изложенного выше спроектируйте двоично-десятичный счетчик, способный автоматически восстанавливать его модуль счета

185


К=10 путем перевода схемы в одно из «разрешенных» состояний из любо­го «запрещенного» состояния.

Решение

1. Анализ таблиц 10.11 и 10.12 показывает, что для перевода схемы в одно из «разрешенных» состояний достаточно установить триггер старше­го разряда ТТ4 в «нулевое» состояние ( Q 3 =0). Последнее требует иного построения функции возбуждения J 3 *, K 3 *, чем это имеет место в системе уравнений (10.49).

2. С учетом изложенного в п. 1, внесем необходимые изменения в диаграмму Вейча-Карно рис. 10.24 для функций J 3 *, K 3 * (см. рис. 10.80)

 


 

3. В результате минимизации с использованием диаграмм Вейча-Карно рис. 10.80 имеем:


 

4. Проектируемая схема двоично-десятичного счетчика принимает вид, показанный на рис. 10.81. Для ее построения использованы следую­щие ИМС серии КР1554: DD 1, DD 2 - КР1554ТВ1; DD 3 - КР1554ЛИ1; DD 4 - КР1554ЛИ6; DD 5 - КР1554ЛА4.

    5.(Для самостоятельного решения). Определите время задержки распространения сигналов в счетчике рис. 10.81 и рассчитайте его макси­мальную тактовую частоту.

186


 


 

187


Выводы к главе 10.

1. Счетчики импульсов и делители частоты широко используются в разнообразных цифровых устройствах. В какой-то мере подтверждением и иллюстрацией этого может служить перечень спроектированных в параграфе 10. И цифровых устройств, содержащих указанные схемные элементы:

•Схема управления циклическим опросом измерительных преобразователей температуры в напряжение (Пример 1, рис. 10.46);

•Делитель частоты (Пример 2, рис. 10.47);

•Многочастотный генератор (Пример 4, рис. 10.52);

•Формирователь трехфазной системы логических сигналов (Пример 3 рис. 10.50);

•Распределитель импульсов для схемы управления трехфазным регу­лируемым выпрямителем (Пример 5, рис. 10.54);

•Цифровое устройство задержки импульсных сигналов (Пример 6. рис. 10.57);

•Преобразователь 8-разрядного параллельного двоичного цифрового кода в последовательный код (Пример 7, рис.10.58);

16-разрядный преобразователь с проверкой двоичных слов на чет­ность (Пример 8, рис.10.60);

•Цифровое устройство управления 16-канальным аналоговым комму­татором при челночном порядке опроса каналов (Пример 9, рис.10.61, рис. 10.62);

•Устройство проверки на достоверность коммутируемых аналоговых сигналов с регистрацией числа сбоев (Примеры 10, 11, 12, 13, рис.10.63; 64; 65; 66);

•Устройство динамического отображения символьной информации на 8-знакоместном светодиодном дисплее (Примеры 15, 16, 17, 18, рис. 10.67; 68;69);

•Генератор импульсных сигналов с фазовой автоподстройкой частоты (Пример 19, рис. 10.72, рис. 10.73);

•Реверсивный счетчик Грея (Пример 24)

2. Сравнение счетчиков с различной организацией их структуры пока­зывает, что наиболее высокое быстродействие имеют синхронные счет­чики с параллельным переносом, а самое низкое - асинхронные счетчи­ки с последовательным переносом. Счетчики с параллельно-последовательным (групповым) переносом занимают промежуточное по­ложение по быстродействию.

188


3. Модуль счета счетчика равен числу состояний, которые он может реализовать. Максимальный модуль счета n-разрядного двоичного счет­чика равен 2 n. При ограничении числа "разрешенных" состояний счетчика
его модуль меньше, чем 2 n. Для получения счетчиков с высоким значени­ем модуля счета выполняют каскадное соединение ИМС счетчиков с ма­лым значением модуля. При этом общий модуль каскадированного счет­чика равен произведению индивидуальных модулей каскадируемых счет­чиков.

 4. Проектирование счетчиков с заданным модулем и порядком счета, основывается на получении и последующей схемной реализации миними­зированных логических уравнений для функций возбуждения триггеров счетчика. При этом могут быть реализованы счетчики с представлением результатов счета как в виде взвешенных кодов (например, в виде кодов {8421}; {2421}; {5121}; {4221} и др.), так и невзвешенных кодов (например, в виде рефлексного кода Грея; кода Айкена; кода Липпела; кода Либова и Крейга и др.)

5. Любой счетчик является делителем частоты входных импульсов на число, равное его модулю счета. С помощью счетчиков с программируе­мым модулем счета можно осуществлять деление частоты входных им­ пульсов на любое целое число. При построении делителей частоты на ос­но



Последнее изменение этой страницы: 2021-04-05; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 44.192.254.246 (0.016 с.)