RS – синхронизируемый триггер.

Таблица переходов.

t	t+1
R	S	q(t+1)
		q(t)
		запрещена

 

- выход

 

- инверсный выход

 

С – сигнал синхронизации

 

 

D – триггер задержки.

Таблица переходов.

t	t+1
D	q(t+1)

 

 

 

С – сигнал синхронизации

T – триггер со счётным входом.

Таблица переходов.

 

t	t+1
q(t)	T	q(t+1)

 

 

 

 

С – сигнал синхронизации

JK – триггер универсальный.

Таблица переходов.

 

t	t+1
J	K	q(t+1)
		q(t)

 

 

 

 

С – сигнал синхронизации

 

Регистры

 

Регистр - устройство, предназначенное для хранения, приёма, выдачи машинных слов, а также рядов вспомогательных операций- например, сдвиг.

Регистр состоит из триггеров, число которых равно числу разрядов в машинном слове.

Приём и передача информации из регистра в регистр.

PB

PA

Запись информации с одного регистра на другой.

Возьмём регистры, построенные на D-триггерах. Необходимо информацию с регистра РA переписать на регистр РB.

Q Q Q

1 1 0

 

 

синх

Q Q Q

1 1 0

 

 

 

синх

Триггер начинает работать после сигнала синхронизации. Для получения числа в обратном коде снимаем информацию с инверсного выхода.

Для RS триггера выход соединяется с входом S, а c R. Тогда при наличии сигнала синхронизации число с одного регистра будет записано на другой.

 

 

Сдвиг информации в регистре.

0 0 1 1

 

 

 

синх

Информация в ЭВМ может храниться либо в прямом, либо в параллельном коде.

При использовании параллельного кода, требуется столько триггеров, какова длина машинного слова и при передаче информации с одного регистра на другой - все разряды переписываются одновременно (параллельно).

При использовании последовательного кода, требуется всего один триггер, и разряды машинного слова передаются последовательно один за другим.

 

Дешифратор

Дешифратором называется устройство, которое имеет n входов и m выходов, где m=2ⁿ. Дешифратор позволяет код, подаваемый на вход, преобразовывать в сигнал на одном из выходов, номер которого соответствует этому коду.

 

n=3 m=8

x₀ 1 y₀

y₁

x₁ 0 y₂

.

x₂ 1.

.

.

y₇

 

 

на входе(101) – на выходе у₅ будет 1.

 

Пример:

000 y₀=

001 y₁=

010 y₂=

111 y_m-1=

Комбинационная схема.

 

 

y₀

 

 

y₁

 

y₂

 

.

.

 

y_m-1

 

 

Сумматор

Сумматором называется устройство, которое предназначено для сложения кодов чисел без учёта знака.

Различают:

· одноразрядные сумматоры,

· многоразрядные сумматоры.

Одноразрядный сумматор

Одноразрядный сумматор предназначен для сложения разряда слагаемых и переноса из предыдущего разряда. В результате суммирования получается значение (разряд) суммы и перенос в следующий разряд.

Многоразрядный сумматор представляет собой комбинацию одноразрядных сумматоров.

ü Для суммирования кодов чисел с использованием последовательного кода используются одноразрядные сумматоры.

ü Для суммирования кодов чисел с использованием параллельного кода используются многоразрядные сумматоры.

 

 

Счётчики

Счётчик – это устройство, которое предназначено для подсчёта сигналов во входной последовательности.

Счётчики бывают:

· суммирующие - выполняют операцию сложения,

· вычитающие - выполняют операцию вычитания,

· реверсивные – выполняют операции и сложения, и вычитания.

 

Оглавление

 

Раздел 1. Основные принципы организации и характеристики современных ЭВМ... 2

1.1 Поколения ЭВМ, основные черты каждого из них. 2

1.2 Общие положения об организации отдельных классов ЭВМ... 3

1.3. Основные характеристики, области применения ЭВМ различных классов. 3

1.4 Системы счисления, используемые в ЭВМ... 6

1.4.1 Представление чисел в позиционной системе счисления. 6

1.4.2 Перевод чисел из двоичной (восьмеричной, шестнадцатеричной) системы счисления в десятичную систему счисления. 7

1.4.3 Перевод чисел из десятичной системы счисления в двоичную (восьмеричную, шестнадцатеричную) систему счисления. 7

1.4.4 Перевод чисел из шестнадцатеричной системы счисления в двоичную.. 8

1.4.5 Перевод чисел из двоичной системы счисления в шестнадцатеричную.. 9

1.5 Прямой, обратный, дополнительный коды.. 9

1.6 Переполнение разрядной сетки. 12

1.7 Формы представления чисел в ЭВМ... 13

1.7.1 Форма представления чисел с фиксированной точкой. 14

1.7.2 Форма представления чисел с плавающей точкой. 14

Раздел 2. Организация памяти. 16

2.1 Адресная память, ассоциативная память, стек. 16

2.1.1 Адресная память. 16

2.1.2 Стековая память. 17

2.1.3 Ассоциативная память. 17

2.2 Иерархическая организация многоуровневой памяти ЭВМ... 18

2.3 Страничная организация памяти. 18

2.4. Буферная память типа "КЭШ" (БП), способы отображения оперативной памяти на БП 19

2.4.1 Секторный способ организации КЭШ... 19

2.4.2 Группо-ассоциативный способ. 20

2.4.3 Ассоциативный способ. 21

Раздел 3. Выполнение команд в центральном процессоре (ЦП) 22

3.1 Основные узлы ЦП.. 22

3.2 Структура кода команд ЦП.. 23

3.3 Адресность команды.. 23

3.5 Конвейеризация. 27

3.6 Способы адресации. 28

Раздел 4. Арифметико-логическое устройство (АЛУ) 36

4.1 Организация АЛУ.. 36

4.2 Выполнение операций в АЛУ для чисел с фиксированной точкой. 36

4.2.1 АЛУ для выполнения операций сложения и вычитания над числами с фиксированной точкой 36

4.2.2 АЛУ для выполнения операции умножения над числами с фиксированной точкой представленных в прямом коде. 38

4.2.3 Деление чисел с фиксированной точкой. 45

4.3 Особенности выполнения операций над числами с плавающей точкой. 47

4.3.1 Сложение/вычитание чисел с плавающей точкой. 47

4.3.2 Умножение чисел с плавающей точкой. 48

4.3.3 Деление чисел с плавающей точкой. 48

Раздел 5. Устройство управления ЭВМ... 49

5.1 Принцип работы блока устройства управления (БУУ) 49

5.2 Микропрограммная реализация БУУ.. 49

Схема Уилкса. 49

5.2.1 Классификация микропрограммных устройств управления. 50

5.2.2 Выполнение перехода на микропрограммном уровне. 55

5.2.3 Обобщённая структурная схема микропрограммного устройства управления. 56

5.3 УУ с жёсткой логикой. 57

5.4 Сравнение микропрограммной и аппаратной реализации УУ.. 60

Раздел 6. Организации прерываний в ЭВМ... 61

6.1 Общие принципы организации прерываний в ЭВМ... 61

6.2 Классы и иерархия обработки прерываний. 63

6.3 Механизм реализации прерываний с помощью «старых» и «новых» ячеек. 63

6.4 Стековый механизм организации прерываний. 64

6.4.1 Механизм реализации внешних прерываний. 65

6.4.2 Классификация внешних прерываний. 65

Раздел 7. Организация ввода-вывода в ЭВМ... 66

7.1 Проблематика ввода-вывода, взаимодействие ядра ЭВМ с периферийными устройствами 66

7.2 Ввод-вывод при использовании процессоров ввода-вывода. 68

7.3 Режимы работы процессоров ввода-вывода. 69

7.4 Магистральная организация ввода-вывода. 72

7.5 Радиальная организация ввода-вывода. 73

Раздел 8. Микропроцессоры.. 74

8.1 Классификация микропроцессоров, секционированные микропроцессоры, однокристальные микропроцессоры.. 74

8.2 Взаимосвязь характеристик микропроцессоров и интерфейсов периферийных устройств 80

8.3 Периферийные устройства ПЭВМ, дисплеи: текстовый и графический режимы.. 83

Раздел 9. Организация функционирования вычислительных систем (ВС) 84

9.1 Классификация ВС, системы ОКОД, ОКМД, МКОД, МКМД, параллельные системы.. 84

9.2 Понятие о многомашинных и многопроцессорных вычислительных системах. 85

9.2.1 Многомашинные комплексы.. 85

9.2.2 Мультипроцессорные вычислительные системы.. 86

9.3 Отказоустойчивые и вычислительные кластеры.. 87

9.4 Векторные ВС.. 88

9.4.1 ОКМД.. 88

9.4.2 МКОД. Конвейерные векторные ВС.. 89

9.4.3 Выполнение операций сложения и вычитания с плавающей точкой над векторами. 89

Приложение 1. 91

Приложение 2. 93