Оцінка верхньої фінітної частоти вхідного аналогово сигналу 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Оцінка верхньої фінітної частоти вхідного аналогово сигналу



 

Для визначення верхньої фінітної частоти, тобто значення максимальної частоти, що може міститися в аналоговому вхідному сигналі, необхідно порахувати максимальну кількість тактів при виконані обміну і обробки інформації.

 

Таблиця 9. Кількість тактів, що виконуються основним циклом програми

Частина програми Кількість тактів Число виконань за основний цикл Кількість тактів  
Основна 152 1 152  
Підпрограма ініціалізації 245 1 245  
Підпрограма обробки 460 1 460  
Підпрограма множення 506 3 1518  
Підпрограма виводу 90 1 90  
Програма обробки переривання (вводу даних) 105 1 105  

Разом

2570

 

Кількість тактів в циклі очікування головної програми розраховується у відповідності з tпер АЦП.

Отже загальна кількість тактів основного циклу програми: N= 2570.

На основі теореми про вибірки (дискретизації) визначимо фінітну частоту роботи МПП. Дана теорема в ряді випадків називається теоремою Котельникова, Шеннона або Уіттекера – на честь вчених, що її сформували і довели незалежно один від одного. Теорема стверджує можливість представлення аналогово сигналу дискретним рядом, отриманим з АЦП, у випадку виконання умови:

 

 

де fDt – частота дискретизації; fmax – фінітна частота вхідного аналогово сигналу.

При тактовій частоті роботи МП КР580ВМ80 рівній 2,5 МГц отримаємо тривалість виконання основного циклу програми:

 

 

що відповідає частоті обміну і обробки інформації в МПП, яка рівна:

 

 

За теоремою про вибірки фінітна частота вхідного аналогово сигналу має бути вдвічі менша fDt, тобто

 

 

Отже, МПП ефективно з великою достовірністю проводить перетворення за функціональною залежністю аналогових сигналів з верхньою обмежувальною частотою 486,38Гц.


Опис функціонального вузла

 

Системний контролер КР580ВК28 призначений для фіксації слова стану процесора КР580МВ80А, формування сигналів які керують пам’ятю і зовнішніми пристроями і буферизації шини даних.

 

Таблиця 10. Технічні характеристики

Технологія ТТЛШ
Число активних елементів у кристалі 1141
Тип корпуса 2121.28-4
Напруга живлення,В +5
Струм споживання,А 190
Ємність вхідна,Пф 12
Ємність вихідна,Пф 15
Маса, г 5

 

На схемі 15 зображено корпус системного контролера, а на умовне графічне зображення схеми електричної принципової. Функціональне призначення виводів контролера приведено в таблиці.

 

Схема 15.Схематичне зображення корпусуКР580ВК28.

 

До складу системного контролера входять: регістр стану; декодуюча схема шинний формувач. В кінці першого такту кожного машинного циклу генератор КР580ГФ24 видає на вхід STSTB системного контролера строб відємної полярності. По цьому імпульсу виконується фіксація слова стану мікропроцесора в регістрі стану системного контролера, які потім дешифруються з допомогою декодуючої схеми, і на відповідному керуючому виході (MEMR, MEMW, I/OR, I/OW) появляється сигнал, призначений для керування пам’яттю або зовнішніми пристроями. Вхід BUSEN використовується для керування виходами DB0-DB7, які приєднуються до системної шини. Якщо на цей вхід подати сигнал високого рівня, то виводи DB0-DB7 переходять у високоімпендансний стан, цим самим дозволяючи другим пристроям обінюватись даними через шину даних.

Якщо до входу INTA підключити через опір 1кОм джерело живлення +12В, то системний контролер виставить на шину даних код команди RST7. Якщо у відповідь на підтверджуючий сигнал низького рівня системного контролера INTA зовнішні пристрої видадуть на системну шину перший байт команди CALL (1101101), то системний контролер видасть ще два сигнали INTA для того щоб прочитати останні два байти команди CALL. Схема підключення системного контролера до мікропроцесора КР580МВ80А зображена на схемі в додатку.

 

Таблиця 11.Функціональне ризначення.

15,17,12,10,6,19,21,8 D0-D7 Входи -виходи Підключаються до одноіменних входів процесора
13,16,11,9,5,18,20,7 DB0-DB7 Входи –виходи Підключаються до ША
1 STSTB Вхід Строб слова стану процесора
2 HLDA   Підтвердження захвату
3 WR   Строб вводу даних
4 DBIN   Строб ШД при вводі
27 I/OW Вихід Запис у зовнішній пристрій
26 MEMW   Запис у пам'ять
25 I/OR   Читання із зовнішнього пристрою
24 MEMR   Читання з памяті
23 INTA   Підтвердження переривання
22 BUSEN Вхід Сигнал керування системною шиною

 



Поделиться:


Последнее изменение этой страницы: 2020-03-02; просмотров: 155; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 34.227.112.145 (0.006 с.)