Структура представлення даних

 

Структура даних, які входять в рівняння цифрового фільтра, визначаються коефіцієнтами рівняння і заданою розрядністю АЦП. Оскільки відповідно до завдання АЦП є 12-ти розрядним, а вхідний сигнал є двополярним, то результат перетворення АЦП в залежності від вхідного сигналу подамо у вигляді таблиці 3.

 

Таблиця 3.

Вхід АЦП	Код
+Uxmax	4095
0	2048
–Uxmax	0

 

Для двополярної вхідної напруги Ux_n матимемо залежність з вихідним кодом АЦП x_n:

 

Ux_n = Ux_max(x_n/2¹¹ – 1)                                                                      (3.1)

 

Результат перетворення 12-ти розрядного блоку ЦАП в залежності від цифрового коду y_n вихідної напруги Uy_n подано у вигляді таблиці 4.

 

Таблиця 4

Код	Вихід ЦАП
4095	+Uymax
2048	0
0	–Uymax

 

Підставимо (3.1) в рівняння цифрового фільтру y_n=a₀x_n+a₁x_n-1+b₁y_n-1. В результаті отримаємо:

 

 

Коефіцієнти цифрового фільтру при x_n, x_n-1 залежать від співвідношень напруг  на вході АЦП і виході ЦАП даного МПП. Тому необхідно вибирати перетворювачі з електричними параметрами =1.

Для рівняння цифрового фільтру y_n=a₀x_n+a₁x_n-1+b₁y_n-1, коефіцієнти a₀, a₁, b₁ представляються однобайтовими числами. В нашому випадку:

 

0 < a₀ < 1;    -1 < a₁ <0;       -1 < b₁ < 0.

 

Як видно всі параметри за модулем менші від 1, а параметр a₁ та b₁ є від’ємним. Запишемо параметри як числа з фіксованою комою. В такому випадку їх можна представити одним байтом, де всі 8 розрядів будуть визначати дробову частину числа (ціла частина рівна 0). Максимальне дробове число (по модулю), яке може розміститись у восьми розрядах – (11111111)₂ = (2^-1+2^-2+2^-3+2^-4+2^-5+2^-6+2^-7+2^-8)₁₀=0,99609375; мінімальне – (00000000)₂ = 0. Коефіцієнти a₀ будемо вважати додатніми, а для коефіцієнта a₁ та b ₁ замість операції додавання будемо виконувати операцію віднімання.

Для максимальних кодових комбінацій x_n, x_n-1, y_n-1 однакової розрядності:

 

y_n(max)= a₀x_n(max)+a₁x_n-1(max)+b₁y_n-1(max)

тобто y_n(max) = 4095 = 8190 (12 розрядів), при a₀=1, a₁= b₁=0; y_n(min)= –8190, при a₀=0, a₁= b₁= - 1;

 

Схема 10. Структура представлення даних

 

У пам’яті всі дані розташовані з певної комірки в такій послідовності, як показано на рис.3.1. Під коефіцієнти a₀, a₁, b₁ відводиться по одному байту, під змінні x_n, x_n-1, y_n, y_n-1 – по два байти. У разі перевищення результату обчислень значення 4095 на ЦАП виводиться максимальне значення, тобто 0FFFh, у разі від’ємного результату – мінімальне значення (0000h).

Одержана структура визначає формати виконання арифметичних операцій обчислення вихідного значення цифрового фільтра.

Структурна схема та алгоритм функціонування МПП

Опис структурної схеми МПП

 

Структурна схема МПП включає крім АЦП і ЦАП всі необхідні для функціонування компоненти МПС: МП КР580ВМ80, тактовий генератор КР580ГФ24, системний контролер КР580ВК28, оперативну та постійну пам’ять (ОЗП, ПЗП), два програмованих паралельних інтерфейси КР580ВВ55, до яких підключаються АЦП і ЦАП.

 

Схема 10. Структурна схема МПП

 

Позначення елементів на схемі 11: СК – системний контролер; ША – шина адрес (16-ти розрядна); ШД– шина даних (8-ми розрядна); ШК – шина керування; ВШД – внутрішня шина даних мікропроцесора (8-ми розрядна); ВШК – внутрішня шина керування мікропроцесора; ДШП – дешифратор пам’яті; ДШВ/В – дешифратор каналів вводу-виводу; x(t) – вхідний аналоговий сигнал; y(t) – вихідний аналоговий сигнал.

У таблиці 5 наведено елементи, які використовуються в структурній схемі МПП, їх опис, та мікросхеми, що їм відповідають.

 

Таблиця 5. Опис та мікросхеми елементів структурної схеми МПП

Позначення	Опис	Мікросхема
МП	Мікропроцесор	КР580ВМ80
ГТІ	Генератор тактових імпульсів	КР580ГФ24
ШФ	Шинний формувач	КР580ВА86
БР	Буферний регістр	КР580ИР82
ПЗП	Постійно-запам’ятовуючий пристрій	К573РФ21
ОЗП	Оперативно-запам’ятовуючий пристрій	КР537РУ8А
ППІ	Програмований паралельний інтерфейс	КР580ВВ55
АЦП	Аналогово-цифровий перетворювач	К512ПВ1
ЦАП	Цифро-аналоговий перетворювач	К594ПА1
ПКП	Програмований контролер переривань	КР580ВН59
Таймер	Програмований таймер	КР580ВИ53

 

Наведемо коротко призначення кожного з елементів структурної схеми МПП.

МП. Головна частина МПП. Виконує функції зчитування інформації із зовнішніх пристроїв чи пам’яті і виконання над нею арифметичних чи логічних операції; аналізу результатів обчислення; запису даних у пам’ять чи зовнішні пристрої;

ГТІ. Використовується для вироблення тактуючих синхросерій F1, F2 для мікропроцесора; сигналу початкової установки RESET; сигналу готовності READY; сигналу стробу стану STB, який поступає на системний контролер і служить для фіксації слова стану мікропроцесора;

СК. Призначений для фіксації слова стану мікропроцесора, сигналів керування зовнішньою пам’яттю та пристроями вводу-виводу, буферизації шини даних;

ПЗП. Використовується для зберігання та зчитування інформації. Відмінність від ОЗП полягає у тому, що в ПЗП інформація записується один раз і режимі експлуатації використовується лише при зчитуванні;

ОЗП. Призначений для зберігання, зчитування та запису інформації. В режимі експлуатації інформацію можна як зчитувати, так і записувати;

ППІ. Використовується для організації вводу-виводу паралельної інформації різних форматів і дозволяє здійснювати обмін в більшості відомих протоколах паралельної передачі даних;

АЦП. Призначений для перетворення аналогово сигналу у цифровий код відповідної розрядності;

АЦП. Призначений для перетворення цифрової комбінації певної розрядності у аналоговий сигнал;

ПКП призначений для контролю за перериваннями, та при поступленні запиту на переривання подачу адреси підпрограми обробки переривання.

ША, ШД, ШД. Використовуються для інформаційного обміну між елементами МПП;

ВШД, ВШК. Використовуються для інформаційного обміну в самому МП;

ДШП, ДШВ/В,ДАК. Використовуються для вибору відповідних мікросхем пам’яті та зовнішніх пристроїв.

Таймер. Використовується як подільник частоти для ТІ АЦП.

 

Розподіл адресного простору

 

В адресний простір МП КР580ВМ80 входить 64К адрес пам’яті (2¹⁶ ), що визначається 16-ти розрядною адресною шиною. МП КР580ВМ80 може здійснювати синхронний і асинхронний обмін інформацією за даними адресами з пам’яттю (ПЗП, ОЗП) та зовнішніми пристроями. При обробці інформації МП зчитує коди команд, операнди і записує одержаний вміст в РЗК або виконує обмін інформації з пам’яттю та зовнішніми пристроями.

Можливі два підходи до організації звертання до пристроїв обміну інформації. Перший підхід використовує звертання до зовнішніх пристроїв, як до комірок пам’яті. До переваг даного підходу можна віднести можливість використання різноманітних команд пересилання даних. Інший підхід використовує роздільне керування пам’яттю і зовнішніми пристроями. Лиш тільки дві команди IN і OUT, в цьому випадку, призначені для обміну інформації з зовнішніми пристроями. Так, як для цих команд адрес для зовнішнього пристрою 8-ми розрядний, то МП КР580ВМ80 може звертатись до 256 пристроїв вводу і 256 пристроїв виводу. При цьому адресний простір пам’яті буде максимальним.

Організація адресного простору пам’яті наступна:

 

Таблиця 6.

Вид пам’яті	Мінімальна. комірка пам’яті	Максимальна. Комірка пам’яті	Об’єм
ПЗП ОЗП	0000h 0400h	03FFh FFFFh	1 Кб 63 Кб

 

Розподіл адресного простору для зовнішніх пристроїв:

1.Для програмованого контролера переривань.

 

Таблиця 7.

контролер	Адреси
А0 = 0 А0 = 1	00h 01h

 

2.Для програмованих паралельних інтерфейсів

 

Таблиця 8.

Порти	ППІ1 (до АЦП)	ППІ2 (до ЦАП)
A B C РКС	04h 05h 06h 07h	0Сh 0Dh 0Eh 0Fh

 

3. Для програмованого таймера

Таблиця 9.

Лічильники	Адреси
0 1 2 РКС	08h 09h 0Ah 0Bh

 

У схемі 12 приведені адреси, що відводяться для програм, підпрограм, даних.

 

0000h перехід на головну програму (jmp 0040h) 0040h-0060h головна програма 0061h-0085h підпрограма ініціалізації 0086h-0099h програма обробки переривання 009Ah-00B0h підпрограма множення 00B1h-00BBh підпрограма виводу інформації 0100h-015Fh підпрограма обробки інформації 00E4h перехід на програму обробки переривання (jmp 0086h) 03FFh ПЗП

400h a0 401h a1 402h a2 403h-404h xn 405h-0406h xn-1 407h-0408h xn-2 409h-40Ah yn, 40Bh ind – допоміжна змінна FFFFh SP ОЗП

Схема 12. Розподіл простору адрес в МПП обробки аналогово сигналу

 

Алгоритм функціонування МПП

 

Схема 13. Алгоритм функціонування МПП

На цьому етапі відбудеться переривання, обробник якого встановить змінну Ind в1

При одночасному включені живлення –5В, +5В,12В і поступленні тактових імпульсів на мікропроцесор, всі регістри і прапорці МП встановлюються в довільні стани. Після цього подається з ГТІ на вхід RESET МП сигнал високого рівня тривалістю не менше 3 такітв. Лічильник команд (PC), тригер дозволу переривання (вихід INTE), а також тригер підтвердження захоплення (вихід HLDA) скидаються, і мікропроцесор починає вибірку з пам’яті команд, розміщених з нульової адреси.

Алгоритм головної програми включає наступні пункти.

Ініціалізація зовнішніх пристроїв, запис коефіцієнтів a₀, a₁, a₂ і початкове обнулення змінних. ППІ, до якого підключений АЦП програмується на режим роботи 0, порт А і порт В – на ввід. ППІ, до якого підключений ЦАП також програмується на 0-й режим роботи, однак порти А і В працюють на вивід. У програмованому таймері лічильник 0 ініціюється як двійковий, на 2-й режим роботи (подільник частоти) і в цей лічильник записується значення 8 (частота сигналу F_2(TTL) ділиться на 8). Обнулення змінних (x_n-1, x_n-2,) виконується у зв’язку з тим, що вони використовуються як множники у рівнянні цифрового фільтру, однак при першому звертання до цього рівняння ще не сформовані (отже повинні бути нульовими).

Подання на АЦП сигналу “Запуск”. Затримка, пов’язана із перевіркою змінної Ind на рівність 1, використовується у зв’язку з тим, що подавши на АЦП сигнал “Запуск” останній не одразу виробить двійковий код вхідного аналогово сигналу (для ВІС АЦП К512ПВ1 t_пер=110мкс.), тобто мікропроцесору потрібно почекати доки АЦП не видасть сигналу “готовність”, тим самим викликавши переривання. Обробник цього переривання прочитає дані з АЦП, запише їх в пам’ять і встановить зміну Ind в 1, що після повернення до головної програми призведе до виходу із циклу очікування і виконанню наступних дій. Обробка отриманої інформації і вивід її на ЦАП. Обробка включає перемноження і сумування елементів у відповідності до рівняння цифрового фільтру, тобто знаходження кінцевої вихідної величини y_n, яка і виводиться на ЦАП. Після цього здійснюється перехід до пункту 2.

Для збільшення фінітної частоти вхідного сигналу запуск АЦП проводиться перед підпрограмою виводу (а не безпосередньо перед циклом очікування), тобто в розрахований час МП АЦП працюють паралельно.

Функціонування МПП припиняється після вимкнення живлення.

Блок-схема програми обробки переривання приведена на схемі 14. Під час виконання команд обробника всі переривання заборонено. Пісня збереження в стеку регістрів, які будуть використовуватись, скидається сигнал “Запуск” АЦП, і відбувається читання портів ППІ. Прочитана інформація записується в пам’ять. Наступними діями є встановлення в 1 змінної Ind, відновлення зі стеку регістрів, дозвіл переривань і повернення до перерваної програми.

 

Схема 13. Алгоритм програми обробки переривання за адресою 00E4h(IR1)

Виконавши команду, мікропроцесор збереже у стеку адресу (тобто поточне значення лічильника команд PC) перерваної програми і почне вибирати з пам’яті команди, які розташовані за адресою 00E4h. Перша команда – це безумовний перехід на програму обробки переривання. Таким чином реалізовується механізм обміну даних з АЦП через переривання.

Отже нам задано адресу 00E4h, це значить,що старший байт це ICW2 = 00h, а молодший байт формується на основі ICW1.Отже E4h = 11100100b, а це означає що спосіб формування молодшого байта буде першим, тобто другий біт ICW1,буде 1.Так як ПКП один, то третій біт ICW1 буде 1.Так як молодший байт адреси підпрограми обробника переривання формується першим способом то його структура буде така: XXXYYY00, де ХХХ – задається старші три біта молодшого байта адреси (у нашому випадку – 111), а YYY – номер порта на який поступив запит (у нашому випадку 001b=1)

Тобто сигнал готовності АЦП має бути підклбючений до IR1, а ICW1 = F6h (порожні біти ICW1 взяли за 0).Також в цій курсовій я використав маскування входів ПКП, використавши OCW1 = F7, але це не суттєво

Вивід обробленої інформації здійснюється в три етапи. На першому етапі в порт А ППІ записуються молодші 8 біт результату. Із буфера порта А ці дані одразу ж переписуються в перший з буферних регістрів. На другому етапі старші 4 біти результату (інші 4 біти рівні нулеві) записуються в порт В і відповідно у другий буферний регістр. На третьому етапі одночасною подачею сигналу низького рівня на входи “дозвіл видачі”

(ЕО) обох буферних регістрів, здійснюється подача 12-ти розрядного коду на входи ЦАП. Цей сигнал подається програмно, встановленням в 0 четвертого біта (не зарезервованого) порта С.