Преобразователь последовательности (ПП).

Это устройство выполняет функции, связанные с формой данных, хранящихся в видеопамяти и формой данных, подаваемых через контроллер атрибутов на монитор. Из видеопамяти коды, определяющие каждый пиксель (графический режим) и строку матрицы знакоместа (текстовый режим), подаются в параллельном коде (все разряды одновременно), На экране монитора необходимо последовательное представление этих кодов в соответствии с алгоритмом вывода информации в строку. ПП осуществляет преобразование параллельных кодов в последовательную (побитную) форму.

Знакогенератор (ЗнГ). Знакогенератор предназначен для формирования растрового изображения символов в текстовом (и графическом) режимах экрана монитора. Знакогенераторы адаптеров обычно размещаются во втором слое видеопамяти (Рис. 7). Они программно доступны.

При инициализации адаптера знакогенераторы загружаются из образов, хранящихся в ПЗУ расширения BIOS, установленных на платах графических адаптеров.

Программная доступность ЗнГ снимает необходимость аппаратной руссификации адаптера, но при желании можно переписать руссифицированные шрифты в BIOS графического адаптера.

 

НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ЯДЕРНЫЙ УНИВЕРСИТЕТ

(МИФИ)

Кафедра 12

Билет № 4

 

 

1. Шина PCI. Выполнение транзакции, способы завершения транзакции.

Транзакция записи (чтения).

 

2. Гибкие дисплеи. Основные понятия. Принципы работы. Структурная схема.

Основные технологии и разновидности гибких дисплеев.

 

№1

При выполнении любой транзакции используются следующие сигналы шины: REQ#, GRN#, FRAME#, AD[31::0], C/BE[3::0]#, IRDY#, TRDY#, DEVSEL#, STOP#. Непосредственно процессом передачи данных в процессе выполнения транзакции управляют три сигнала FRAME#, IRDY# и TRDY#.

Рассмотрим назначение и действие этих сигналов в процессе передачи данных между задатчиком и исполнителем.

Начало и продолжение транзакции

в начало

Транзакцию начинает задатчик, предварительно получив разрешение на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и получив разрешение GRN# от него.

Если на шине состояние холостого хода (IDLE),то начинает транзакцию с адресной фазы путем установки по 1-ому импульсу транзакции сигналов FRAME#, адреса AD[31::0] и команды C/BE[3::0]#. Эти сигналы становятся достоверными ко 2-ому импульсу транзакции.

По второму импульсу, в соответствии с установленным адресом, определяется исполнитель и соответствующая команда. По этому импульсу задатчик выставляет сигнал IRDY#.

Сигнал DEVSEL# должен устанавливаться после декодирования адреса перед или вместе с сигналами TRDY#, STOP# и данных. Исполнитель не должен сбрасывать DEVSEL#, пока не закончится последняя фаза данных.

Передача данных происходит при наличие активных значений сигналов FRAME#, IRDY#, TRDY# и DEVSEL#. Если отсутствует сигнал IRDY# или TRDY#, то передачи данных нет, а идет такт ожидания. Если отсутствует сигнал DEVSEL#, то задатчик прекращает транзакцию по инициативе исполнителя.

Фаза данных может занимать один такт при отсутствии тактов ожидания, или несколько тактов при наличие тактов ожидания.

Задатчик или исполнитель могут менять значения данных на шине AD только при активных значениях сигналов IRDY# и TRDY# соответственно. Если эти сигналы сброшены, то на шине AD удерживаются старые значения данных.

При операции записи, значения сигналов на шине C/BE# меняется на каждой фазе данных. При чтении значения C/BE# не меняется в течение всех фаз данных транзакции.

Окончание транзакции

в начало

На последней фазе данных обязательно сбрасывается FRAME# и устанавливается IRDY#. FRAME# может быть сброшен только тогда, когда IRDY# установлен. После того как исполнитель на последней фазе данных установит TRDY#, выполняется последняя передача данных от исполнителя к задатчику, транзакция закончивается сбросом на последнем импульсе транзакции сигнала IRDY#. Т.к. сброшены сигналы FRAME# и IRDY#, то следующий такт будет тактом холостого хода (IDLE циклом).

По последнему импульсу транзакции также сбрасываются сигналы TRDY# и DEVSEL#.

Способы завершения транзакций

 

в начало

Транзакция может быть завершена либо задатчиком, либо исполнителем. Пока ни тот ни другой не инициализируют останов, транзакция продолжается.

1. Способ завершения транзакции задатчиком: заключается в следующем. Задатчик инициализирует завершение транзакции, когда сигнал FRAME# сброшен, а IRDY# установлен. Это указывает исполнителю, что наступает последняя фаза данных. Последняя передача данных происходит, когда установлены и IRDY#, и TRDY#. Транзакция завершается, когда и FRAME#, и IRDY# сброшены (состояние холостого хода шины).

Задатчик может прекращать транзакцию этим способом по двум причинам:

- когда задатчик заканчивает начатую им транзакцию;

- когда линия разрешения захвата шины задатчиком GRN cброшена и наступил момент Тайм-аут, когда исчерпано время, задаваемое Таймером задержки и транзакция прерывается.

Модифицированная версия этого способа завершения транзакции задатчиком используется тогда, когда исполнитель не отвечает на его адресацию сигналом DEVSEL#.

2. Способ завершения транзакции исполнителем: заключается в следующем. В этом случае используется сигнал STOP#. Исполнитель выдает сигнал STOP#, чтобы запросить завершение транзакции от задатчика. После установки, STOP# сохраняет активное значение до момента сброса FRAME#. Взаимосвязь между IRDY# и TRADY# не зависит от взаимодействия между STOP# и FRAME#. Поэтому данные могут быть переданы или не переданы до конца в текущей транзакции. Это зависит единственно от состояния IRDY# и TRDY#. Однако, когда STOP# установлен, а TRDY# сброшен, это указывает на невозможность дальнейшей передачи данных исполнителя. В этом случае, задатчик не ждет последней передачи данных, а немедленно завершает транзакцию.

Цикл чтения

в начало

Транзакцию начинает задатчик, при наличие на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и получив разрешение GRN# от него.

После этого задатчик начинает транзакцию с адресной фазы путем установки по 1-ому импульсу транзакции сигналов FRAME#, адреса AD[31::0] и команды C/BE[3::0]#. Эти сигналы становятся достоверными ко 2-ому импульсу транзакции.

По второму импульсу, в соответствии с установленным адресом определяется сполнитель и соответствующая команда. По этому импульсу задатчик выставляет сигнал IRDY#, который говорит исполнителю, что задатчик готов принять данные. На втором импульсе задатчик устанавливает сигналы указателя байт при передаче данных C/BE[3::0]#. После 2-го импульса задатчик не управляет линиями AD[31::0], ими управляет исполнитель.

Поэтому исполнитель ко 2-ому импульсу организует Т-цикл для сигналов AD[31::0], задерживая установку сигнала TRDY#.

По 2-ому импульсу он может установить, если успеет, сигнал DEVSEL#, сообщающий задатчику, что исполнитель найден и имеет право проводить транзакцию, если не успевает из-за Т-цикла на шине АD, то установка DEVSEL# происходит на 3-м импульсе. На 2-ом импульсе заканчивается фаза адреса и начинается фаза данных.

На 3-ем импульсе исполнитель определяет, что задатчик готов (по сигналу IRDY#) к приему данных, и выставляет первые данные на AD[31::0] и устанавливает сигнал TRDY#, который сообщает задатчику, что на линиях AD[31::0] имеются первые достоверные данные. На этом такте может устанавливаться сигнал DEVSEL#, если исполнитель не успел его установить на втором импульсе.

Сигнал DEVSEL# должен устанавливаться после декодирования адреса и перед или вместе с сигналами IRDY#, STOP# и данных. Исполнитель не должен сбрасывать DEVSEL#, пока не закончится последняя фаза данных. Т.к. на 3-м импульсе фазы данных передачи данных от исполнителя к задатчику не произошло, то этот такт называется тактом ожидания.Только на 4-м импульсе задатчик определяет (по сигналу TRDY#), что на шине AD[31::0] находятся достоверные данные и считывает их, завершая первую фазу данных. На 4-м импульсе начинается вторая фаза данных.

На временной диаграмме (рисунок 2.1) показана транзакция чтения, имеющая три фазы данных длительностью в 7 импульсов CLK. Данные передаются на импульсах 4, 6, и 8, а циклы ожидания наступают на импульсах 3 и 5 по сбросу сигнала TRDY# и на импульсе 7 по сбросу сигнала IRDY#. На 7 импульсе задатчик узнает, что наступает последняя фаза данных, он сбрасывает на этом импульсе FRAME# и устанавливает IKDY#, т.к. он был сброшен. Транзакция заканчивается на 8-м импульсе сбросом IRDY#, TRDY# и DEVSEL#. Далее идет такт холостого хода.

 

 

Рис.2.1. Временная диаграмма

Цикл записи

в начало

Транзакцию начинает задатчик, при наличии на шине холостого хода (IDLE) и разрешения на работу на шине. Это разрешение задатчик получает от арбитра, послав ему сигнал запроса REQ# и получив разрешение GRN# от него.

После этого задатчик начинает транзакцию с адресной фазы путем установки по 1-ому импульсу транзакции сигналов FRAME#, адреса AD[31::0] и команды C/BE[3::0]#. Эти сигналы становятся достоверными ко 2-ому импульсу транзакции.

По второму импульсу, в соответствии с установленным адресом определяется исполнитель и соответствующая команда. По этому импульсу задатчик выставляет сигналы IRDY# данных и указатель байт BE[3::0]. Сигнал IRDY# указывает исполнителю, что на шине AD[31::00] достоверные данные и их можно считывать.

Исполнитель по 2-ому импульсу устанавливает сигнал TRDY#, говоря задатчику, что он может принять данные.По 2-ому импульсу исполнитель устанавливает сигнал DEVSEL#, сообщающий задатчику, что исполнитель найден и имеет право проводить транзакцию. На 2-ом импульсе заканчивается фаза адреса и начинается фаза данных.

На 3-ем импульсе исполнитель определяет, что задатчик выставил первые данные на AD[31::0] и считывает их.

На 3-ем импульсе заканчивается первая фаза данных. На временной диаграмме приведен пример транзакции записи, содержащей 3 фазы данных.

Как видно из диаграммы (рисунок 2.2), первая и вторая фазы данных не имеют циклов ожидания и выполняются каждая за один такт. Третья и последняя фаза данных имеет три цикла ожидания и начинается на четвѐртом импульсе, по фронту которого сбрасывается FRAME# и устанавливается IRDY#, т.к. он был сброшен. Циклы ожидания образуется сбросом сигнала TKDY#, а на первом - также сбросом сигнала IRDY#. Хотя FRAME# сброшен, а IRDY# установлен на шестом импульсе, только на 8-м импульсе установлен TKDY#, что позволяет завершить транзакцию. На 9-м импульсе шина находится в состоянии холостого хода (IDLE) и готова к новой транзакции.

 

Рис.2.2. Временная диаграмма

№2

 

ГИБКИЕ ДИСПЛЕИ

Доказано на практике, что гибкий дисплей может быть изготовлен из пластикового листа толщиной в 1-2 мм, его можно гнуть, загибать в трубку и с ним абсолютно ничего не случиться. Такие экземпляры уже существуют, позволяют скручивать их во время работы, и при этом выводить изображение, не искажая его (Рис. 1).

Эти дисплеи абсолютно устойчивы к физическим повреждениям, вплоть до потери целых фрагментов, при этом сохраняя работоспособность. Любые другие типы мониторов на это не способны. Срок эксплуатации таких дисплеев, по оценкам специалистов, составляет порядка нескольких сотен лет.

Технология OLED (Organic Light Emitting Diode) В 1987 году, двумя исследователями из компании Kodak Чином Тангом и Стивом ван Слайком был продемонстрирован новый класс органических соединений, которые прекрасно подходили для создания тончайших светодиодов. Особенности этих материалов заключались в том, что при пропускании через них электрического тока, они начинали испускать весьма яркий свет.

Технология OLED-дисплеев во многом напоминает LCD. Экран точно так же представляет собой матрицу из однотипных ячеек, где каждый OLED-излучатель напоминает своеобразный бутерброд (Рис. 3).

Снизу находится подложка из стекла, на нее наносится слой полупрозрачного анода, за ним следует слой органического вещества (слой инжекции «дырок» - положительных зарядов), затем органические светоизлучатели, далее слой транспортировки электронов и сверху все это накрывается катодом.

При подаче напряжения анод и катод начинают одновременно инжектировать дырки (положительные заряды) и электроны (отрицательные заряды) в органический слой, где происходит их рекомбинация, в результате чего выделяется энергия, большая часть которой высвобождается в форме света.

Такая структура имеет очень высокий коэффициент полезного действия, так как основная часть энергии тратится непосредственно на свечение. А отсюда следует и весьма низкое энергопотребление. Также, оказалось, крайне просто управлять яркостью, которая напрямую зависит от величины напряжения.

По способу адресации ячеек OLED-дисплеи, так же как и LCD, делятся на активные и пассивные. Сначала появились пассивные матрицы. В них каждая ячейка находится на пересечении строк и столбцов, представляющих собой аноды и катоды. При подаче напряжения одновременно на один из анодов и катодов, через ячейку, находящуюся на их пересечении, начинает течь ток, и она, соответственно, начинает светиться. Однако минусы пассивных матриц просто очевидны: постоянно требуется подавать довольно высокое напряжение, при этом качество изображения остается на низком уровне, а при попытках создать дисплеи с высоким разрешением возникают определенные технологические затруднения.

Гораздо более перспективны активные матрицы на тонкопленочных транзисторах (TFT). На этот раз каждая ячейка уже обслуживается отдельным транзистором, на него достаточно всего лишь однократно подать напряжение, которое будет поддерживаться на заданном уровне до тех пор, пока не будет направлена новая команда. При такой реализации сразу повышается качество изображения, уменьшается время отклика и пороговое напряжение, однако тут же увеличивается и себестоимость.

Для создания полноцветного изображения каждый пиксель, как и во всех современных дисплеях, формируется из трех ячеек: красного, зеленого и синего цвета. Но, в отличие от ЖК, задавать цвет каждой из них можно двумя принципиально разными способами.

1. Сделать все светодиоды белыми, а цвет конкретной ячейки определять выбором одного из трех светофильтров, как это делается в LCD-мониторах.

2. Поскольку OLED-диоды испускают свет самостоятельно, причем с изменением химического состава органического материала изменяется и длина волны испускаемого света. Таким образом, достаточно выбрать всего лишь три материала, дающих максимально чистый свет из красного, зеленого и синего диапазона, и использовать каждый из них для соответствующей ячейки, тогда не потребуется никаких светофильтров, и толщину экрана можно будет сделать еще меньше.

Однако у второго подхода есть серьезный минус, заключающийся в том, что различные материалы отличаются не только длиной волны испускаемого света, но и долговечностью. В частности, хуже всего обстоят дела у «синих», которые выдерживают не более десяти тысяч часов – для сравнения, «зеленые» и «красные» могут продержаться до сорока тысяч.

Кроме того, поскольку органика крайне критична к окружающей среде, то при попадании влаги ячейка разбухает, а при взаимодействии с кислородом – окисляется, что ведет к нарушению работоспособности. Поэтому OLED-излучателю требуется обеспечить стопроцентную герметизацию.

НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ЯДЕРНЫЙ УНИВЕРСИТЕТ

(МИФИ)

Кафедра 12

Билет № 5

 

1. Шина PCI, организация арбитрации, задержка доступа.

 

2. Твердотельные накопители больших объемов. Конкретные примеры.

Вытеснение механических устройств.

 

№1

Каждый задатчик на шине PCI получает доступ к шине только после разрешения на захват шины от Арбитра. Для этого используется специальные, индивидуальные для каждого задатчика линии (типа точка-точка) запроса REQ# к арбитру и разрешения GNT# к задатчику от арбитра.

Для доступа к шине, задатчик выдает арбитру сигнал запроса REQ# и может захватить шину только после получения от арбитра сигнала разрешения GNT#. Процесс арбитрации не требует дополнительных циклов шины, т.к. он совмещается с выполнением других операций, кроме случая, когда шина не занята и находится в состоянии холостого хода (IDLE цикл).

Захват шины задатчиком и выполнение транзакции идет в такой последовательности. Задатчик выдает запрос REQ#, через время задержки арбитрации арбитр выдает задатчику сигнал разрешения GNT#, через время задержки ожидания захвата шины задатчик начинает транзакцию, выставив сигнал FRAME#. Идет передача одной или нескольких транзакций, в конце последней транзакции производится сброс сигнала RQE#, затем GNT#.

Такой процесс происходит тогда, когда нет запросов шины от задатчиков с большим приоритетом.

Если во время работы текущего задатчика появляется запрос от объекта с большим приоритетом, то либо идет прерывание транзакции, либо она выполняется до конца, а затем шина переходит к задатчику с большим приоритетом.

Задатчик выдает сигнал REQ# по фронту любого импульса синхронизации шины (CLK).

Задатчик может сбросить сигнал REQ# на любом импульсе CLK, сброс этого сигнала арбитр интерпретирует как то, что задатчику больше шина не требуется и можно сбросить его сигнал разрешения GNT#.

Таким образом в одно и то же время могут быть установлены REQ# от нескольких задатчиков.

В ответ на запрос арбитр выдает сигнал разрешения GNT#. При нескольких запросах REQ# арбитр выдает сигнал разрешения GNT# задатчику, имеющему в данный момент времени наивысший приоритет.

На шине в любой момент времени может быть установлен только один сигнал GNT#, т.к. шиной в каждый момент времени управляет только один задатчик.

Арбитр выдает сигнал разрешения GNT# в ответ на запрос REQ# с некоторой задержкой арбитрации.

Типовая задержка арбитрации для задатчика с наивысшим приоритетом, при наличие на шине текущего задатчика, равна двум импульсам CLK.

Арбитр может сбросить GNT# одного объекта в момент установки GNT# другого с более высоким приоритетом, если на шине нет состояния холостого хода. В противном случае, требуется задержка в один импульс между сбросом одного GNT# и установкой другого, чтобы исключить состязания на шине по сигналам AD и PAR.

Получив сигнал GNT# задатчик не сразу захватывает шину, а через некоторое время, называемое задержкой ожидания захвата шины (задержкой захвата). Это время от получения GNT# задатчиком до установки стабильного значения сигнала FRAME#. Оно также измеряется количеством импульсов CLK.

На временной диаграмме (рисунок 2.3) показан пример протокола базовой арбитрации. В примере действуют два задатчика A и B, имеющие в своих транзакциях по одной фазе данных. Сигнал запроса шины от задатчика A - REQ#(A) уже установили. Задатчику А разрешен доступ к шине на 2-м импульсе, когда он получил сигнал GNT#(A). Т.к. шина ко 2-ому импульсу находится в состоянии холостого хода (FRAME# и IRDY# сброшены), то задатчик А может начинать транзакцию на этом импульсе с установки сигнала FRAME# (A), который примет стабильное значение на 3-м импульсе. Задатчик А требует шину для выполнения других транзакций, поэтому сигнал REQ#(A) не сбрасывается ко 2-ому импульсу и продолжается удерживаться задатчиком А.

На 1-м импульсе задатчик В с большим приоритетом выставляет свой запрос REQ#(B) арбитру и тот выдает разрешение по фронту 3-его импульса, этим же фронтом арбитр сбрасывает разрешение GNT#(A) задатчика А. Задатчик А сбрасывает FRAME#(A) на третьем импульсе и заканчивает свою транзакцию на 4-м импульсе, освобождая шину. На 5-м импульсе на шине состояние холостого хода, поэтому задатчик В может на этом импульсе начинать свою транзакцию, т.к. его GNT#(B) уже установлены. Задатчику В требуется всего одна транзакция, поэтому он сбрасывает свой запрос REQ#(B) в начале транзакции по фронту 5-ого импульса. На 7-м импульсе эадатчик В заканчивает свою транзакцию, предварительно сбросив FRAME#(B) на 6-м импульсе. Т.к. запрос на шину от объекта В сброшен, то арбитр по фронту 6-ого импульса сбрасывает разрешение GNT#(B) и устанавливает сигнал разрешения GNT(A) для задатчика А, который на 8-м импульсе может начинать следующую транзакцию.

№2

Твердотельный накопитель (англ. SSD, Solid State Drive, Solid State Disk) — энергонезависимое, перезаписываемое компьютерное запоминающее устройство без движущихся механических частей.

История развития.

Первые накопители подобного типа (на ферритовых сердечниках) были созданы еще для ламповых вычислительных машин. Однако с появлением барабанных, а затем и дисковых накопителей вышли из употребления из-за чрезвычайно высокой стоимости.

В 1978 компания StorageTek разработала первый твердотельный накопитель современного типа (основанный на RAM-памяти).

В 1995 компания M-Systems представила первый твердотельный накопитель на flash-памяти.

20.06.2008 Южнокорейской компании Mtron Storage Technology удалось создать SSD накопитель со скоростью записи 240 МБ/с и скоростью чтения 260 МБ/с. Объём данного накопителя — 128 ГБ. Выпуск таких устройств начался в 2009 году.

В настоящее время наиболее заметными компаниями, которые интенсивно развивают SSD-направление в своей деятельности, можно назвать Samsung Electronics и SanDisk, Intel и Toshiba.