Производительность процессора и определяющие её параметры.

Главная характеристика процессора — его производительность. Определяется она параметрами процессорного ядра, подсистемы памяти, процессорной шины. Быстродействие процессорного ядра определяется разрядностью, тактовой частотой и количеством операций, выполняемых за один такт. У подсистемы памяти, относящейся непосредственно к процессору и выполняющей роль кэша для внешней памяти, — эффективностью кэширования. У шины — пропускной способностью.

Разрядность показывает, сколько двоичных разрядов (битов) информации обрабатывается (или передается) за один такт, а также - сколько двоичных разрядов может быть использовано в процессоре для адресации оперативной памяти.

Чем больше разрядность процессора, тем более длинное слово (большая порция данных) обрабатывается за один такт. Это преимущество может быть использовано в программном обеспечении для повышения производительности. Большая длина слова дает и другое, не менее важное преимущество — большее адресное пространство для памяти. Так, 8-разрядный процессор имеет объем прямоадресуемой памяти 256 байт (28), 16-разрядный — 64 Кбайт (216), 32-разрядный — 4 Гбайт (232), 64_разрядный — 1,6Ч109 Гбайт (264).

Архитектура x86 прошла два этапа — 16-и 32-разрядный, и на данный момент начался третий этап ¾ 64-разрядная архитектура.

Тактоваячастота указывает, сколько элементарных операций (тактов) микропроцессор может выполнить в одну секунду, то есть чем выше тактовая частота вашего компьютера, тем быстрее он может работать. Тактовая частота измеряется в мегагерцах (1 МГц = 1 000 000 Гц). Но следует помнить, что тактовая частота служит лишь относительным показателем производительности процессора, поскольку схемные различия приводят к тому, что в некоторых из них за один такт выполняется работа, на которую другие расходуют несколько тактов.

Увеличение тактовой частоты — это главный способ повышения производительности процессоров. В основном рост достигается за счет совершенствования техпроцесса (чем меньше размер транзистора, тем на более высокой частоте он способен работать). Но процессор включает в себя миллионы транзисторов, образующих сложные электронные схемы, увеличивающие задержки прохождения сигнала. Максимальное значение тактовой частоты в этом случае лимитируется уже схемными задержками. Минимизация схемных задержек осуществляется с помощью конвейерной архитектуры. Разбивая процесс обработки инструкций на небольшие стадии, можно упростить соответствующие схемы и уменьшить задержки. В конвейере происходит одновременное выполнение нескольких инструкций, находящихся на разных стадиях (с отставанием на шаг друг от друга). При этом, чем длиннее конвейер (чем больше у него стадий), тем меньшая работа делается за один такт и тем быстрее ее можно сделать. То есть для достижения максимально высоких тактовых частот надо увеличивать длину конвейера.

Количество операций за такт

 

Производительность процессора равна тактовой частоте, умноженной на количество выполняемых за такт операций (IPC — Instructions Per Cycle). Упомянутая выше конвейеризация представляет собой по сути распараллеливание выполнения инструкций по времени (с наложением). Теоретически, с помощью нее число выполняемых за такт операций доводится до единицы (на практике среднее значение IPC остается меньше единицы из-за неизбежных остановов конвейера).

Кэширование

 

Динамическая оперативная память по своему быстродействию очень сильно отстает от процессоров, почти на порядок (тактовые частоты процессоров — 2 ГГц, памяти — 200 МГц). Применение такой памяти без катастрофических последствий для производительности системы возможно только при иерархическом построении подсистемы памяти с использованием дополнительной быстродействующей памяти в качестве кэша. Для эффективного кэширования быстродействие кэша должно находиться на уровне процессора, а частота попаданий должна приближаться к 100 %.

Эффективность кэширования (частота попаданий) возрастает с ростом объема кэша; однако, чем больше объем кэша, тем больше проблем с получением необходимого уровня его быстродействия — можно получить быстродействующий кэш малого объема либо более медленный большого объема. Поэтому и для построения кэша применяется иерархическая структура, состоящая из кэша первого уровня (L1) с максимальным быстродействием и относительно небольшим объемом (8—128 Кбайт), кэша второго уровня (L2) с меньшим быстродействием, но большим объемом (обычно 256 или 512 Кбайт, иногда до нескольких мегабайт) и иногда кэша третьего уровня L3 (512 Кбайт и выше). Увеличение объема кэшей L2 и L3 является одним из основных способов повышения производительности процессоров (в формуле производительности вклад КЭШа учитывается в IPC).