Каскадирование микросхем J8259A

Выше мы упоминали, что один контроллер прерываний обрабатывает запросы всего лишь от 8 источников. Компьютеры XT имели всего одну микросхему i8259A, которая обрабатывала прерывания от следующих источников:

· уровень 0 — таймера;

· уровень 1 — клавиатуры;

· уровень 2 — зарезервировано для нестандартных внешних устройств;

· уровень 3 — порта COM2;

· уровень 4 — порта СОМ 1;

· уровень 5 — жесткого диска;

· уровень 6 — НГМД;

· уровень 7 — параллельного порта — принтера.

В компьютерах AT (с микропроцессорами i286 и выше) в связи с возросшей но­менклатурой внешних устройств восьми источников прерываний стало недоста­точно. Нужно было как-то расширить этот диапазон. Здесь и пригодилась спо­собность микросхем i8259A работать в связке, или каскадом. Максимально можно таким образом соединить 8 контроллеров, что позволит обработать запросы от 64 источников. В архитектуре AT используются два контроллера, соединенные каскадом, что позволяет обрабатывать запросы от 15 источников прерываний (табл. 15.10). Один из этих контроллеров является ведущим, другой — ведомым. Выход INT ведомого контроллера замкнут на вход уровня 2 ведущего контролле­ра (см. рис 15.1). При рассмотрении табл. 15.10 обратите внимание на распреде­ление приоритетов.

Таблица 15.10. Распределение и приоритеты аппаратных прерываний в архитектуре AT

Уровень (вход)	Контроллер	Источник прерывания	Приоритет уровня
irq0	Ведущий	Таймер
irq1	Ведущий	Клавиатура
irq2	Ведущий	Выход INT ведомого
irq8	Ведомый	Часы реального времени (CMOS-блок)
irq9	Ведомый	Вход для устройства расширения
irq10	Ведомый	Вход для устройства расширения
irq11	Ведомый	Вход для устройства расширения
irq12	Ведомый	Вход для устройства расширения
irq13	Ведомый	Ошибка сопроцессора
irq14	Ведомый	Контроллер жесткого диска
irq15	Ведомый	Вход для устройства расширения
irq3	Ведущий	Вход для устройства расширения (последовательный порт COM2)
irq4	Ведущий	Вход для устройства расширения (последовательный порт СОМ1)
irq5	Ведущий	Вход для устройства расширения (параллельный порт LPT2)
irq6	Ведущий	Контроллер гибкого диска
irq7	Ведущий	Вход для устройства расширения (параллельный порт LPT1)

 

 

Системные регистры микропроцессора

Системные регистры микропроцессора

Само название этих регистров говорит о том, что они выполняют специфические функции в системе. Использование системных регистров жестко регламентировано. Именно они обеспечивают работу защищенного режима. Их также можно рассматривать как часть архитектуры микропроцессора, которая намеренно оставлена видимой для того, чтобы квалифицированный системный программист мог выполнить самые низкоуровневые операции.

Системные регистры можно разделить на три группы:

• четыре регистра управления;
• четыре регистра системных адресов;
• восемь регистров отладки.

Регистры управления

В группу регистров управления входят 4 регистра:
cr0, cr1, cr2, cr3.

Эти регистры предназначены для общего управления системой.
Регистры управления доступны только программам с уровнем привилегий 0.

Хотя микропроцессор имеет четыре регистра управления, доступными являются только три из них — исключается cr1, функции которого пока не определены (он зарезервирован для будущего использования).

Регистр cr0 содержит системные флаги, управляющие режимами работы микропроцессора и отражающие его состояние глобально, независимо от конкретных выполняющихся задач.
Назначение системных флагов:

• pe (Protect Enable), бит 0 — разрешение защищенного режима работы.
  Состояние этого флага показывает, в каком из двух режимов — реальном (pe=0) или защищенном (pe=1) — работает микропроцессор в данный момент времени.
• mp (Math Present), бит 1 — наличие сопроцессора. Всегда 1.
• ts (Task Switched), бит 3 — переключение задач.
  Процессор автоматически устанавливает этот бит при переключении на выполнение другой задачи.
• am (Aligment Mask), бит 18 — маска выравнивания.
  Этот бит разрешает (am = 1) или запрещает (am = 0) контроль выравнивания.
• cd (Cache Disable), бит 30, — запрещение кэш-памяти.
  С помощью этого бита можно запретить (cd = 1) или разрешить (cd = 0) использование внутренней кэш-памяти (кэш-памяти первого уровня).
• pg (PaGing), бит 31, — разрешение (pg = 1) или запрещение (pg = 0) страничного преобразования.
  Флаг используется при страничной модели организации памяти.

Регистр cr2 используется при страничной организации оперативной памяти для регистрации ситуации, когда текущая команда обратилась по адресу, содержащемуся в странице памяти, отсутствующей в данный момент времени в памяти.
В такой ситуации в микропроцессоре возникает исключительная ситуация с номером 14, и линейный 32-битный адрес команды, вызвавшей это исключение, записывается в регистр cr2. Имея эту информацию, обработчик исключения 14 определяет нужную страницу, осуществляет ее подкачку в память и возобновляет нормальную работу программы;

Регистр cr3 также используется при страничной организации памяти.
Это так называемый регистр каталога страниц первого уровня. Он содержит 20-битный физический базовый адрес каталога страниц текущей задачи. Этот каталог содержит 1024 32-битных дескриптора, каждый из которых содержит адрес таблицы страниц второго уровня. В свою очередь каждая из таблиц страниц второго уровня содержит 1024 32-битных дескриптора, адресующих страничные кадры в памяти. Размер страничного кадра — 4 Кбайт.

Регистры системных адресов

Эти регистры еще называют регистрами управления памятью.
Они предназначены для защиты программ и данных в мультизадачном режиме работы микропроцессора.

При работе в защищенном режиме микропроцессора адресное пространство делится на:

• глобальное — общее для всех задач;
• локальное — отдельное для каждой задачи.

Этим разделением и объясняется присутствие в архитектуре микропроцессора следующих системных регистров:

• регистра таблицы глобальных дескрипторов gdtr (Global Descriptor Table Register) имеющего размер 48 бит и содержащего 32-битовый (биты 16—47) базовый адрес глобальной дескрипторной таблицы GDT и 16-битовое (биты 0—15) значение предела, представляющее собой размер в байтах таблицы GDT;
• регистра таблицы локальных дескрипторов ldtr (Local Descriptor Table Register) имеющего размер 16 бит и содержащего так называемый селектор дескриптора локальной дескрипторной таблицы LDT. Этот селектор является указателем в таблице GDT, который и описывает сегмент, содержащий локальную дескрипторную таблицу LDT;
• регистра таблицы дескрипторов прерываний idtr (Interrupt Descriptor Table Register) имеющего размер 48 бит и содержащего 32-битовый (биты 16–47) базовый адрес дескрипторной таблицы прерываний IDT и 16-битовое (биты 0—15) значение предела, представляющее собой размер в байтах таблицы IDT;
• 16-битового регистра задачи tr (Task Register), который подобно регистру ldtr, содержит селектор, то есть указатель на дескриптор в таблице GDT. Этот дескриптор описывает текущий сегмент состояния задачи (TSS — Task Segment Status). Этот сегмент создается для каждой задачи в системе, имеет жестко регламентированную структуру и содержит контекст (текущее состояние) задачи. Основное назначение сегментов TSS — сохранять текущее состояние задачи в момент переключения на другую задачу.

Регистры отладки

Это очень интересная группа регистров, предназначенных для аппаратной отладки. Средства аппаратной отладки впервые появились в микропроцессоре i486. Аппаратно микропроцессор содержит восемь регистров отладки, но реально из них используются только 6.

Регистры dr0, dr1, dr2, dr3 имеют разрядность 32 бит и предназначены для задания линейных адресов четырех точек прерывания. Используемый при этом механизм следующий: любой формируемый текущей программой адрес сравнивается с адресами в регистрах dr0...dr3, и при совпадении генерируется исключение отладки с номером 1.

Регистр dr6 называется регистром состояния отладки. Биты этого регистра устанавливаются в соответствии с причинами, которые вызвали возникновение последнего исключения с номером 1.

Перечислим эти биты и их назначение:

• b0 — если этот бит установлен в 1, то последнее исключение (прерывание) возникло в результате достижения контрольной точки, определенной в регистре dr0;
• b1 — аналогично b0, но для контрольной точки в регистре dr1;
• b2 — аналогично b0, но для контрольной точки в регистре dr2;
• b3 — аналогично b0, но для контрольной точки в регистре dr3;
• bd (бит 13) — служит для защиты регистров отладки;
• bs (бит 14) — устанавливается в 1, если исключение 1 было вызвано состоянием флага tf = 1 в регистре eflags;
• bt (бит 15) устанавливается в 1, если исключение 1 было вызвано переключением на задачу с установленным битом ловушки в TSS t = 1.

Все остальные биты в этом регистре заполняются нулями. Обработчик исключения 1 по содержимому dr6 должен определить причину, по которой произошло исключение, и выполнить необходимые действия.

Регистр dr7 называется регистром управления отладкой. В нем для каждого из четырех регистров контрольных точек отладки имеются поля, с помощью которых можно уточнить следующие условия, при которых следует сгенерировать прерывание:

• место регистрации контрольной точки — только в текущей задаче или в любой задаче. Эти биты занимают младшие восемь бит регистра dr7 (по два бита на каждую контрольную точку (фактически точку прерывания), задаваемую регистрами dr0, dr1, dr2, dr3 соответственно).
  Первый бит из каждой пары — это так называемое локальное разрешение; его установка говорит о том, что точка прерывания действует если она находится в пределах адресного пространства текущей задачи.
  Второй бит в каждой паре определяет глобальное разрешение, которое говорит о том, что данная контрольная точка действует в пределах адресных пространств всех задач, находящихся в системе;
• тип доступа, по которому инициируется прерывание: только при выборке команды, при записи или при записи/чтении данных. Биты, определяющие подобную природу возникновения прерывания, локализуются в старшей части данного регистра.

Большинство из системных регистров программно доступны. Не все из них понадобятся в нашем дальнейшем изложении, но, тем не менее, я коротко рассмотрел их с тем, чтобы возбудить у читателя интерес к дальнейшему исследованию архитектуры микропроцессора.