- адресное пространство ввода-вывода (адреса портов).
- линии прерываний IRQ.
- каналы прямого доступа к памяти DRQ.
Процесс распределения системных ресур- сов между контроллерами внешних уст- ройств называется конфигурированием.
Интерфейс – совокупность унифициро- ванных аппаратных, программных и ко- нструктивных средств, необходимых для реализации воздействия различных фун- кциональных элементов в системах при условиях, предписанных стандартом и направленных на обеспечение информа- ционной, электрической и конструктив- ной совместимости этих элементов.
Информационная совместимость пред- полагает точное выполнение протоколов обмена и правильное использование сиг- налов магистрали.
Электрическая совместимость подразу- мевает согласование уровней напряжения питания, входных и выходных сигналов и токов.
Конструктивная совместимость сводится к точному соблюдению всех размеров пла- ты, разъемов и крепежных элементов.
30.ISA. Шина данных. Шина адреса. Шина управления. Тактовая частота. Пропускная способность. Конфигурирование. Слоты.
Разработана специально для системных плат IBM PC AT на базе МП Intel 286.
Шина является демультиплексированной. Адрес и данные передаются по раздель- ным линиям.
Шина данных 16 бит.
Обмен осуществляется 8- и 16-разрядны- ми данными.
Шина адреса 24 бита (А23-А0).
На шине адреса формируется физический адрес ячейки памяти. Для этого могут ис- пользоваться все адресные линии => адре- сное пространство адреса 224=24*210*210 = = 16 МБ.
На шине адреса может присутствовать адрес порта.
Адресное пространство ввода-вывода 64К, т.е. max кол-во портов 65536.
Разрядность адреса порта 16 бит. Адрес порта передается по линиям А15-А0.
На магистрали реализован раздельный до- ступ к памяти и портам ввода-вывода.
В циклах обращения к памяти активизиру- ются сигналы на линиях: MEM R# – чте- ние памяти, MEM W# – запись в память.
При обращении к пространству ввода-вы- вывода активизируются сигналы на лини- ниях: IOR# – чтение из порта, IOW# – за- запись в порт.
На магистрали ISA присутствует 11 линий аппаратных прерываний IRQ, 8 каналов прямого доступа к памяти.
Обмен информации осуществляется в 2 такта.
Пропускная способность шины: П = = ШД*f/2 = 2Б*8МГц/2=8МБ/с.
Шина ISA является асинхронной.
Допускает обмен синхронный и асинхро- нный.
При асинхронном обмене цикл продлевается по сигналу “не готов”.
Разъем разделен на 2 части. Длинная часть 62 контакта, ряды А1-А31 и В1-В31. Короткая часть 36 контактов, ряды C1-C18, D1-D18.
Uпит. = +5 В, -5 В, +12 В, -12 В.
Распределение адресов ввода-вывода:
31.PCI. Протокол обмена. PCI – локальная шина соединения пери- ферийных компонентов. Шина является стандартизованной. Начиная со спецификации 2.1, шина спо- собна работать на частоте 66 МГц при со- гласии всех абонентов шины. Шина является синхронной – фиксация всех сигналов выполняется по положи- тельному перепаду сигнала Clock. PCI – мультиплексированная шина. Адре- са и данные передаются по одним и тем же линиям AD31-AD0. В фазе адреса 4 мультиплексированные линии (C/BE3-C/BE0) используются для кодирования цикла магистрали на шине (команды). 0010 – чтение из порта ввода-вывода. 0011 – запись в порт. 0110 – чтение памяти. 0111 – запись в память. 1010 – чтение из конфигурационного ре- гистра. 1011 – запись в конфигурационный регистр. Протокол обмена: Шина PCI все транзакции трактует как пакетные. Каждая транзакция начинает- ся фазой адреса, за которой может следо- вать одна или несколько фаз данных. В каждой транзакции участвует 2 ус-ва: инициатор обмена (initiator или master) и целевое ус-во (target или slave). В начале транзакции инициатор адаптиру- ет сигнал Frame#. По шине AD передает целевой адрес, а по линиям C/BE – команду. Адресуемое ус-во отзываем сигналом Devsel#. Все остальные контроллеры, подключен- ные к шине, переключают свои выходы в высокое импедансное состояние. Инициатор указывает на свою готовность к обмену данными сигналом на линии IRDY#. Когда к обмену данными будет готово целевое ус-во, оно активизирует сигнал на линии TRDY#. Данные по шине AD могут передаваться только при наличии двух сигналов IRDY# и TRDY#. Таким образом, согласуются скорости устройств. Кол-во фаз данных в пакете заранее не оп- ределено, но перед последним циклом инициатор при активном сигнале IRDY# снимает сигнал Frame#. После последней фазы данных инициатор снимает сигнал IRDY#, и шина переходит в состояние покоя. Максимальное кол-во циклов данных в пакете может быть ограничено таймером. Каждое ус-во (потенциальный инициатор) имеет собственный программируемый та- ймер, определяющий максимальное кол-во тактов шины, допустимое для одной тран- закции. | Средством повышения надежности являе- тся применение контроля паритета. Линии AD31-AD0, C/BE3-C/BE0 в фазе адреса и данных сопровождаются битом паритета PAR. При обнаружении ошибки целевым уст- ройством вырабатывается сигнал PERR#. 32.PCI. Адресация памяти, портов, конфигурационных регистров. PCI – локальная шина соединения пери- ферийных компонентов. Шина является стандартизованной. Начиная со спецификации 2.1, шина спо- собна работать на частоте 66 МГц при со- гласии всех абонентов шины. Шина является синхронной – фиксация всех сигналов выполняется по положи- тельному перепаду сигнала Clock. PCI – мультиплексированная шина. Адре- са и данные передаются по одним и тем же линиям AD31-AD0. В фазе адреса 4 мультиплексированные линии (C/BE3-C/BE0) используются для кодирования цикла магистрали на шине (команды). 0010 – чтение из порта ввода-вывода. 0011 – запись в порт. 0110 – чтение памяти. 0111 – запись в память. 1010 – чтение из конфигурац. регистра. 1011 – запись в конфигурационный регистр. Адресация: В циклах обращения к памяти адрес, вы- ровненный по границе двойного слова, передается по линии AD[31-2], AD1=0, AD0=0. Адресное пространство памяти: 232=22*210*210*210=4 ГБ. В циклах обращения к портам вв.-вывода используются все линии шины адреса AD 31 - AD 0. Адресное пространство ввода- вывода 4 ГБ. За каждым слотом закрепляется 256 8-би- тных конфигурационных регистров, не приписанных ни к пространству памяти, ни к пространству ввода-вывода. Обраще- ние к ним осуществляется по спец. циклам шины PCI: конфигурационная запись и ко- нфигурационное чтение. Т.к. шина данных PCI 32 бита (4 байта), однобайтные регистры объединяются в 4х- байтные. 4х-байтных конфигурационных регистров – 64 штуки. Адрес 32х-битного конфигурационного регистра передается по линиям AD7-AD2. По линиям AD1 и AD0 передаются 0. В циклах конфигурационной записи счи- тывание слотов выбирается индивидуа- льным сигналом IDSEL#. Этот сигнал во- спринимается контроллером, установлен- ным в слот PCI только в фазе адреса. По- этому обычно в качестве него используют старшие разряды адреса с позиционным кодированием. Idsel#5 … Idsel#3 … Idsel#0 AD13 AD12 AD11 AD10 AD9 AD8 1 1 1 1 1 0 слот 0 1 1 1 1 0 1 слот 1 … 0 1 1 1 1 1 слот 5 Для работы с конфигурационным прост- ранством зарезервированы 2 адреса порта: Порт 0CF8h – регистр адреса конфигура- ционного регистра. Порт 0CFCh – регистр данных. Запись в порт данных конфигурационно- го пространства инициирует на шине PCI цикл “конфигурационная запись”. Чтение из порта данных конфигурацион- ного пространства инициирует на шине PCI цикл “конфигурационное чтение”: Команда вывода в порт: OUT адрес порта, AL (AX) Адрес порта можно указывать в команде, если он не превышает 255 (FFh). Если ад- рес порта превышает 255, его следует за- гружать в регистр DX. Команда ввода из порта: IN AL (AX), адрес порта Содержимое порта, адрес которого указан в команде, копируется в РОН AL (1 байт) или в РОН AX (2 байта). Пример: записать 3Eh в конфигурацион- ный регистр 34. mov DX, 0CF8h; (DX):=0CF8h mov AL, 34; (AL):=34 адрес кон. регистра out DX, 0CFCh mov AL, 3Eh out DX, AL; (0CFCh):=3Eh 33.Мосты шины PCI. 1)Главный мост Post Bridge. Это контрол- лер шины PCI. К главному мосту может быть подключено AT (не > 4 слотов), ATX (не > 6 слотов). 2)Одноранговый мост Peer to peer Bridge. Используется для соединения двух шин PCI, что позволяет увеличить кол-во по- дключаемых устройств. 3)Специализированный мост. Использу- ется для подключения других не локаль- ных шин расширения: PCI/ISA 16, PCI/X- BUS. Каждый мост программируется. Ему ука- зываются диапазоны адресов пространств памяти и ввода-вывода, отведенные або- нентам его шин. Ус-во с конкретным адресом, может при- сутствовать только на одной из шин ком- пьютера. Обращения, не востребованные абонента- ми шины PCI, перенаправляются на дру- гую шину. 34.Автоконфигурирование устройств шины PCI. Стандарт шины PCI ориентирован на тех- нологию Plug & Play (P&P) “Присоединяй и Работай” – стандарт автоматической на- стройки конфигурации подключаемых устройств (выделение адресов памяти, адресов портов, линий прерываний). После аппаратного сброса устройства PCI не отвечают на обращения к пространству памяти и ввода-вывода. Они доступны то- лько для операций конфигурационной за- писи и считывания. В этих операциях контроллер устройства на шине PCI выбирается сигналом Idsel и сообщает о своих потребностях в ресурсах. После распределения ресурсов, выполня- емого программой Post, в контроллеры устройств в конфигурационные регистры записываются параметры конфигурирова- ния, и только после этого к ним становится возможным доступ по командам обраще- ния к памяти и портам ввода-вывода. 35.Прерывания IBM PC. Вектор прерывания. Прерывание – переход на спец. подпрог- рамму (обработчик прерывания) с после- дующим возвратом в прерванную прог- рамму. Виды прерываний: 1)Программные прерывания. Вызываются командой Int номер прерывания. mov AH, 4Ch; завершает работу программы int 21h и передает управление ОС. 2)Исключения или ловушки. Формируют- ся блоками микропроцессора. Например, при делении на 0. Фирма Intel для этого ви- да прерываний выделила первые 32 вектора. 3)Аппаратные прерывания. Запросы фор- мируются контроллерами внешних уст- ройств или другими устройствами компа, например, системный таймер. Вектор прерывания хранит логический адрес обработчика прерываний. Разрядно- сть вектора прерываний 4 Б. | 7 0 
Селек- 3
тор 2
Относитель- 1
ный адрес 0
Младшее слово хранит относительный адрес, старшее слово хранит селектор.
Для векторов прерывания в нулевом сегме- нте выделяется область с адресами 00000h- 003FFh.
Max. кол-во векторов – 256.
Векторы прерывания в ОП размещает программа Post.
36.Функции контроллера прерываний.
1)Принимает запросы прерываний от внешних источников, поступающих по линии IRQ.
2)Программное маскирование поступив- ших запросов через регистр IMR.
3)Присвоение фиксированных или цикли- чески изменяемых приоритетов к входам ПКП.
4)Формирует и передает МП по ШД код команды Call и адрес вектора прерываний.
Call – переход на подпрограмму.
37.Реакция системы прерываний на запрос IRQ.
Запрос поступил от контроллера НГМД на 6 вход ведущего ПКП. 6 разряд в регистре IRR устанавливается в 1 (IRR[6]=1). ПКП проверяет содержимое 6 разряда регистра IMR. Если 6 разряд IMR = 0, ПКП разреше- но реагировать на 6 вход.
Запрос поступает на шифратор приоритета. Если запросов с более высоким приорите- том нет, шифратор приоритета формирует сигнал на выходе INT ПКП.
Запрос поступает на вход INT R МП. МП проверяет состояние флага прерывания IF. Если IF = 1, МП разрешено реагировать на запрос.
МП завершает выполнение текущей кома- нды и переходит на выполнение цикла ма- гистрали подтверждения прерываний. На линии, указывающей тип цикла магистра- ли (M/IO#, D/C#, W/R#), выдает код 000. По этому коду системный контроллер фо- рмирует сигнал на выходе INT A ПКП. ПКП обнуляет 6 разряд в регистре ISR. По шине данных ПКП передает МП код команды Call и адрес вектора прерывания 0Е (адрес вектора = БАвектора + № входа = 08h+6=0Eh).
Т.к. вектор прерывания имеет разрядность 4 Б, полученный от ПКП адрес вектора МП умножаем на 4 (сдвиг влево на 2 разряда), и получаем относительный адрес вектора прерывания в памяти.
ОА вектора прерываний = 0Eh*4h=38h.
7 0
Селек- 003Bh
тор 003Ah
Относитель- 0039h
ный адрес 0038h
ЛА вектора прерывания в памяти:
0000h: 0038h.
МП считывает содержимое вектора пре- рывания. ОА загружает в счетчик команд IP, селектор загружает в CS.
Диспетчер памяти МП рассчитывает физ. адрес первой команды обработчика пре- рываний. И начинает выполнять обрабо- тчик прерываний.
Пример:
1)Ведомый ПКП подключен к 6 входу веду- щего ПКП, не автоматическое завершение прерываний, запрос по уровню, шина не буферизирована, вложенность приорите- тов запросов ведомого и ведущего ПКП. Базовые адреса векторов прерываний ве- дущего ПКП 030h, ведомого 040h; адреса ведущего ПКП 300h и 301h, ведомого ПКП 400h и 401h. Составить программу иници- ализации ведомого ПКП.
IRQ6
ICW1
7 6 5 4 3 2 1 0
0 0 0 1 1 0 0 1
ICW2
78 64 52 41 38 24 12 01
0 1 0 0 0 0 0 0; 40h
ICW3
7 6 532 416 38 24 12 01
0 0 0 0 0 1 1 0; 06h
ICW4
7 6 5 4 3 2 1 0; 11h
0 0 0 1 0 0 0 1
CLI; IF = 0
mov AL, 00011001b
mov DX, 400h
out DX, AL
; ICW2
mov DX, 401h
mov AL, 40h
out DX, AL
; ICW3
mov AL, 06h
out DX, AL
; ICW4
mov AL, 11h
out DX, AL
STI
¶
END
2)Запрос на аппаратное прерывание пос- тупил на вход 2 ведомого ПКП. Опреде- лить:
1)адрес вектора прерывания от ПКП.
2)адрес вектора прерывания в памяти.
3)содержимое вектора прерывания, если логический адрес первой команды под программы обработки прерывания 0C20h: 00D0h.
1)БАвектора + № входа = 40h + 2 = 42h
2)42h * 4h = 108h
Селек- 010Bh
тор 010Ah
Относитель- 0109h
ный адрес 0108h
3)
0C 010Bh
20 010Ah
00 0109h
D0 0108h
38.Немаскируемые аппаратные прерывания.
Обрабатываются МП не зависимо от со- стояния флага разрешения прерывания IF, к ним относятся прерывания, посту- пающие на вход NMI и SMI МП.
Сигнал на входе NMI поступает от схем контроля паритета памяти, от схем конт- роля шины ISA (сигнал IOCHK), от схем контроля шины PCI (сигнал поступает по линиям SERR).
В компьютерной системе можно заблоки- ровать маскируемые аппаратные преры- вания, обнулив 2 и 3 разряды системного порта 61h. Сигналы схем контроля не по- ступят на вход NMI МП.
Обработчик прерывания – 1, адрес век- тора – 0.
Если во время обработки не маскируемого прерывания снова появится сигнал на входе NMI, то вложенности прерываний не будет. Повторный вызов обработчика прерываний NMI возможен только после выполнения команды IRET.
Обработчик прерывания может опреде- лить источник прерывания, проанализи- ровав 6 и 7 разряды системного порта 61h.
| Прерывания на входе SMI МП возникают от схем чипсетов, участвующих в управ- лении энергопотребления. По этому сигна- лу МП переходит в режим SMM.
В спец. памяти SM RAM (а не в стековой памяти) сохраняется словосостояние МП (адрес следующей команды и регистр ф- лагов), после чего начинает выполняться обработчик прерываний, находящийся по определенному адресу в памяти SM RAM.
В режиме SMM прерывания запрещены.
Выход из режима SMM происходит при выполнении команды RSM.
39.Контроллер прямого доступа к памяти. Назначение каналов. Общие принципы организации ПДП.
ПДП используется для выполнения опе- раций передачи данных непосредственно между ОП и устройством ввода-вывода. Обычно это накопители на дисках.
При использовании DMA процессор не участвует в операциях ввода-вывода. Ко- нтроллер ПДП сам формирует сигналы, необходимые для обмена данными с ус- тройством. Скорость такого обмена выше, чем при вводе-выводе с использованием процессора и команд IN и OUT.
IBM PC AT имеет 2 DMA 48 каналов ПДП. Первый DMA обеспечивает обмен 8-раз- рядными данными (каналы 0-3). Второй DMA обеспечивает обмен 16-разрядными данными (каналы 4-7). Второй канал ис- пользуется контроллером НГМД, третий – контроллером НЖМД, 4 – для соедине- ния двух DMA.
При инициализации DMA каждому кана- лу сообщается БА ячейки памяти и кол-во циклов прямого доступа к памяти.
Общие принципы:
1)DMA принимает по линии DRQ запрос на ПДП от внешнего устройства.
2)Формирует запрос МП на захват шины.
3)Принимает от МП сигнал HLDA, кото- рый сообщает о том, что МП перевел свои линии в высокое импедансное состояние.
4)Формирует сигнал на линии DACK, со- общающий контроллеру внешнего ус-ва о начале выполнения цикла в ПДП.
5)Формирует на шине адреса магистрали адрес ячейки памяти, предназначенный для обмена.
6)Формирует необходимые управляющие сигналы, обеспечивающие обмен.
7)По окончании цикла ПДП либо повто- ряет цикл, изменив адрес, либо прекраща- ет ПДП, сняв запрос.
40.Систеный порт. Назначение. Структура.
Это 8-разрядный порт с адресом 61h.
Функции системного порта:
1)Разрешение немаскируемых аппаратных прерываний NMI.
2)Идентификация немаскируемых аппа- ратных прерываний NMI.
3)Управление звуком.
Структура системного порта:
7R – ошибка четности ОЗУ или ошибка на шине PCI.
6R – ошибка на шине.
7 6
0 0 – нет ошибки
0 1 – ошибка на шине ISA
1 0 – ошибка памяти
1 1 – ошибка шины PCI
5R – выход второго канала системного таймера. OUT 2.
4R – регенерация памяти.
3R/W – разрешение контроллера памяти.
2R/W – разрешение контроллера ОЗУ и шины PCI.
1R/W – управление звуком.
0R/W – управление звуком.
R – разряд доступен только для чтения.
W – разряд доступен для записи.
41.Системный таймер. Назначение. Каналы. Структура управляющего регистра.
Модуль или коэффициент деления счет- чика – кол-во возможных неповторяющи- хся состояний счетчика.
Системный таймер двоичный:
М = Кдел. = 2n = 24 = 16
Состояния: 0000-1111
Системный таймер двоично-десятичный:
М = Кдел = 10
Состояния: 0000-1001
поступило СТ2 11 имп. С 3 Q8 0 1 2 Q4 0 0 1 Q2 0 1 R 0 Q1 0 1
Системный таймер состоит из трех канна- лов. Канал содержит 16-разрядный счет- чик и 16-разрядный регистр-защелка. Входная частота всех каналов 1,19318 МГц. Логическая структура системного таймера:
регистр 15 0 канал0 Счетчик 40h
15 0 регистр канал1 15 0 41h счетчик
15 0 регистр канал2 15 0 42h & счетчик 61h[0] 7 0 регистр управления 43h Счетчики и регистры каналов 16-разряд- ные, но обмен с ними возможен только 8- разрядными данными, при этом можно задавать значение только младшего бай- та (LSB), только старшего байта (MSB), или двух байтов (LSB/MSB), причем сна- чала передается младший байт, а потом старший байт. Структура регистра управления: Управление, инициализация каналов сис- темного таймера осуществляется записью байта в регистр управления по отдельнос- ти для каждого канала. Биты: *7, 6 – выбор канала: 0 0 – канал 0 0 1 – канал 1 1 0 – канал 2 *5, 4 – режим обращения: 0 0 – защелка текущего значения 0 1 – LSB, только младший байт 1 0 – MSB, только старший байт 1 1 – LSB/MSB, сначала младший, потом старший байт *3, 2, 1 – режим счетчика: 0 0 0 – прерывание по счетчику 0 0 1 – ждущий мультивибратор (одновибратор) х 1 0 – генератор частоты х 1 1 – генератор Меандра (длительность 0 = длительности 1) 1 0 0 – счетчик событий с разрешением 1 0 1 – счетчик событий с перезапуском *0 – тип счетчика: 0 – BIN, двоичный, М = Кдел.max = 216 = = 65536 1 – BCD, двоично-десятичный, М = = Кдел.max = 10000 | Назначение каналов системного таймера:
*Канал 0, адрес 40h – генерация прерыва- ний от системных часов (генерация пре- рываний для управления системными ча- сами). Генерация прерывания на линии IRQ0 каждые 54,936 мс (18,206 Гц).
 Рассчитаем коэффициент деления или мо- дуль счетчика канала 0:
1,19318 МГц Ст 18,206 Гц
Кдел.=М=fвх/fвых=1,19318МГц/18,206Гц= =65536
Регистр управления:
7 6 5 4 3 2 1 0
0 0 1 1 0 1 1 0
канал LSB/ генератор BIN
0 MSB Меандра
; инициализация канала 0
mov AL, 00110110b
out 43h, AL; в регистр управлении
; коэффициент деления 65536 (0)
mov AX, 0
out 40h, AL; мл. байт LSB
mov AL, AH
out 40h, AL; ст. байт MSB
*Канал 1, адрес 41h – интервал для реге- нерации памяти. Формирует сигналы с периодом 15,6 мкс.
*Канал 2, адрес 42h – генератор звука.
Назначение системного таймера:
1)Генерация прерываний для управления системными часами.
2)Генерация запросов на регенерацию памяти.
3)Генерация звуковых сигналов.
42.Канал управления звуком.
PC Speaker.
1,19318 МГц
 канал 2
& 42h
61h[0] CLK OUT2 &
61h[1]
Канал рассчитан на подключение высоко- омного малогабаритного динамика. Звук формируется из тонального сигнала от в- торого канала таймера, работой которого можно программно управлять. Частоту сигнала (тон) можно изменять, програм- мируя коэффициент деления счетчика в- торого канала: разрешая/запрещая фор- мирование сигнала программно управля- емыми сигналами 0 и 1 системного порта 61h, можно формировать сигналы опре- деленной длительности.
Такой способ формирования звука мало загружает процессор.
Диапазон звуковых частот: 20 – 20000 Гц.
Частоты первой октавы:
До – 523,3Гц, Ре – 587,3Гц, Ми – 587,3Гц,
Фа – 698,5Гц, Соль – 784,0Гц,
Ля – 880,0Гц, Си – 387,7Гц.
43.Классификация ПЗУ.
По способу занесения инф-ции делятся на:
1)однократно программируемые.
2)многократно программируемые.
1)Однократно программируемые.
а)ПЗУ с масочным программированием (на УГО ROM, на корпусе РЕ).
Инф-ция заносится изготовителем однок-ратно с помощью маски на одном из этапов технологического процесса изготовления кристалла. После изготовления инф-цию изменить нельзя.
К155РЕ28 – коды букв русского алфавита.
б)ПЗУ программируемые пользователем (на УГО PROM, на корпусе РТ).
яч0 0 DQ0
DQ3
ячN 0
A0 PROM A1 A2 DQ0 A3 DQ1 A4 DQ2 A5 DQ3 A6 A7 DQ4 A8 DQ5 & CS1 DQ6 CS2 DQ7 CS3 CS4 Организация: 29х8 = 512х8 Емкость 512 Байт Выход – открытый коллектор Коэффициент программируемости 0,65 24 контакта – Vcc, 12 контактов – GND 22 контакта - UPR - вход программирования Перепрограммируемые ПЗУ. Записывать инф-цию можно многократно от 100 до 10000 раз. Это св-во обеспечено применением ЗЭ со свойствами управля-емых “перемычек”, функции которых выполняют транзисторы со структурой МНОП (металнитриткремний окисел Полупроводник) и транзисторы n-МОП с плавающим затвором с использованием механизма лавинной инжекции заряда (ЛИЗМОП). ПЗУ делятся на 2 группы: 1)РПЗУ с записью и стиранием электриче-скими сигналами. ЗЭ – МНОП, ЛИЗМОП (на УГО – EEPROM, на корпусе ИМС РР). 2)РПЗУ с записью электрическими сигна-лами и стиранием ультрафиолетовым об-лучением (на УГО EPROM, на корпусе РФ). В маркировке 27… - многократно програ-ммируемые ПЗУ. * ЗЭ МНОП. Слой нитрида кремния имеет св-во сохранять электрический заряд, ко-торый создается, когда на затвор транзи-стора подается высоковольтный (12,5 В) программирующий импульс. Под затвором накапливаются электроны. Это состояние ЗЭ соответствует логичес- кой 1. Гарантированное время сохранения инфо-рмации – 10 лет. Для стирания инф-ции необходимо подать на затвор импульс отрицательной поляр-ности. * ЗЭ ЛИЗМОП. Имеют 2 затвора: один – уп-равляющий, другой – представляет собой подзатворную проводящую область – метал. В режиме программирования на управляю-щий затвор, сток и исток подается импульс положительной полярности 12,5 В. Возни-кает процесс лавинного размножения но-сителей, и часть электронов инжектирует- ся на плавающий затвор, что соответствует записи нуля. Стирание инф-ции осуществляется элект-рическими сигналами, либо от источника ультрафиолетового излучения. Для этого имеются стеклянные окошки. После программирования эти окошки зак-леивают для предотвращения стирания под действием солнечного и люминесцентного излучения. Для стирания можно использовать обыч- ную медицинскую лампу на расстоянии 10 см. Время стирания 5 минут. Стирание пе-реводит все разряды в единичное состояние.
| 45.Назначение и типы flash-памяти.
Flash-память относится к классу EEPROM.
Первые ИМС появились в 1988 году.
По организации массива различают МС:
1)Bulk Erase. Стирание возможно только для всего объема.
2)Boot Block. Массив разделен на несколь- ко блоков разного размера, стираемых не-зависимо. Один из блоков имеет доп. ап-паратные средства защиты от стирания и записи.
3)Flash File. Массив разделен на несколько равных, независимо стираемых блоков. Flash-память содержит внутренний регистр команд и управляющий автомат.
Flash-память первого поколения.
Тип массива Bulk Erase. Время доступа 65-200 нс. Число циклов стирания-програм-мирования 100000, при U питания на вхо- де Upp = 12 В.
Разрядность ячейки 8 бит.
На маркировке указывается емкость в Кб.
Примеры:
1)28F256 Организация: 32Кх8б
Емкость 256 Кб. = 32КБ.
2)28F010 Организация: 128Кх8б
Емкость 1024 Кб. = 1 Мб. = 128 КБ.
Flash-память второго поколения.
Тип массива Boot Block, Flash File. Число циклов стирания-программирования 100000, при Upp = 12 В. Время доступа 70-150 нс.
Разрядность ячейки 8 или 16 бит.
На маркировке указывается емкость в Кб.
Примеры:
1)28F001 Разрядность: 128Кх8б
Емкость 1024 Кб = 128КБ.
2)28F400 Организация: 256Кх16б
Емкость 4096 Кб = 512 КБ
Разрядность ячейки 16 бит
Flash-память третьего поколения.
Выполнена по технологии Start Voltage. Допускает стирание и программирование при U как 12 В., так и 5 В.
Операции чтения возможны при U питания 3,3 В. и 2,7 В.
Для полной защиты от стирания и програм-мирования на вход Upp надо подключить 0 В.
Для хранения системного ПО используют ИМС с массивом Boot Block. Привилеги-рованный блок хранит минимальный за-грузчик, позволяющий загрузить, напри- мер, с дискеты и выполнить утилиту про-граммирования основного блока flash-памяти.
В обозначении этих ИМС присутствует суффикс T (top) или B (Bottom), опреде-ляющий положение Boot Block’а либо в старших, либо в младших адресах соот-ветственно.
ИМС с суффиксом Т предназначены для МП, стартующих со старших адресов.
46.Программное обеспечение ПЗУ IBM PC.
ПЗУ принадлежит к области памяти. В ре-альном режиме МП доступна область 1 МБ (00000h-FFFFFh) => ПЗУ должна размеща-ться в этом диапазоне. Область системной ПЗУ располагается под границей первого МБ по адресам F0000h-FFFFFh, занимая 64 КБ. ИМС системной ПЗУ имеет типовой объем 128 КБ или 256 КБ, который прое-цируется в окно 64 КБ страницами.
Копия ПЗУ для МП 282, 386SX располага-ется по адресам FF0000h-FFFFFFh.
Для МП 386+ (486, Pentium-1) FFFF0000h-FFFFFFFFh.
1)POST (Power-on Seet Test). Программа инициализации и начального тестирова- ния аппаратных средств.
- тестирование регистром МП.
- проверка контроллерной суммы ПЗУ.
- проверка и инициализация системного та-ймера (доступна звуковая сигнализация).
- проверка и инициализация контроллера прямого доступа к памяти.
- проверка регенерации памяти.
- тестирование первых 64 КБ ОП.
- размещение векторов прерываний в нуле-вом сегменте.
- инициализация видеоадаптера.
- тестирование полного объема ОП.
- тестирование клавиатуры.
- тестирование CMOS-памяти и часов.
- инициализация последовательных пор- тов COM и параллельных портов LPT.
- инициализация и тестирование контрол-лера НГМД.
- инициализация и тестирование накопите- ля НЖМД (HDC).
- сканирование области доп. BIOS.
- вызов Boot Strap (INT 19h).
2)Начальный загрузчик Boot Strap Loader. Программа обеспечивает обращение к дис- ку и с помощью прерывания INT 13h копи-рует содержимое нулевого сектора в ОП по адресам 7C00-7DFFh. Если в конце этой области по адресу 7DFEh обнаружена сиг-натура загрузочного сектора АА55h, упра-вление передается на начало 7C00h, где начинается программа загрузки ОС, ско-пированная из нулевого сектора. Если си-гнатура АА55h не обнаружена прерывани- ем INT 18h, загрузчик передает управление POST. POST снова запускает Boot Strap, изменив диск.
3)BIOS SETUP. Настройка и конфигури-рование аппаратных средств и системных ресурсов.
Запуск – нажатием клавиши “Del” при по-явлении соответствующего сообщения на экране.
4)BIOS – базовая система ввода-вывода. Предназначена для изоляции ОС и прик-ладных программ от специфических осо-бенностей конкретной аппаратуры.
BIOS – набор драйверов стандартных уст-ройств ПВМ (НЖМД, НГМД, клавиатура, видеоадаптер).
5)Сервисы BIOS. Это программные пре-рывания BIOS, которые вызываются ко-мандой INT номер прерывания.
INT 10h – видеосервис.
INT 13h – дисковый сервис.
47.Параллельный порт. Интерфейс Centronics. Основные характеристики. Разъемы. Регистры и их адреса.
Интерфейс Centronics. Скорость обмена 100 КБ/с. Длина линии связи 1.8 м. Формат и разрядность данных – параллельный и 8 разрядов. Нужен внешний источник пита- ния. Кол-во подключаемых устройств – 1.
Предназначен для подключения к компь- ютеров принтеров различных типов. Поэ- тому распределение контактов разъема, назначение сигнала, программные средс- тва управления интерфейса ориентирова- ны именно на это использование.
Назначение контактов разъема Centronics:
|
1,19318 15 0
Тип выходных каскадов всех сигналов ТТЛ:
1) В7-В0 – 8-разрядная шина данных для передачи из компьютера в принтер.
2) Strobe# - сигнал стробирования данных. Данные действительны как по переднему, так и по заднему фронту этого сигнала. Сигнал говорит приемнику, что можно принимать данные.
3) ACK# - сигнал подтверждения принятия данных и готовности приемника принять следующие данные.
4) Busy# - сигнал занятости принтера обра- боткой полученных данных не готовности принять следующие данные.
5) Auto fd# - сигнал автоматического пере- вода строки.
6) PE – сигнал конца бумаги.
7) SLCT – сигнал готовности приемника. С его помощью принтер говорит, что он вы- бран и готов к работе.
8) SLCT IN# - сигнал принтеру о том, что он выбран, и последует передача данных.
9) Error# - сигнал ошибки.
10) INIT# - сигнал инициализации (сброса принтера).
Все сигналы интерфейса Centronics пере- даются в уровнях ТТЛ (Uвх1 не < 2.4 В, Uвх0 не > 0.4 В) и рассчитаны на подключение одного стандартного входа ТТЛ.
Формирование и прием сигналов интерфе- йса Centronics производится путем записи и чтения выделенных для него портов вво- да-вывода.
В компьютере может быть 3 порта Centro- nics, обозначаемых LPT:
LPT1 – БА 378h LPT2 – БА 278h
LPT3 – БА 3BCh
БА – регистр данных LPT-порта.
Содержимое этого порта выдается на ли- нии D7-D0.
БА+1 – регистр состояния LPT-порта.
БА+2 – регистр управления LPT-порта.
Таблица базовых адресов портов находится в области данных BIOS, начиная с ячейки 408h.
LPT1 0:408h LPT2 0:40Ah LPT3 0:40Ch
Если порт не установлен, то в соответст- вующей ячейке записан 0.
В регистре состояния и регистре управле- ния некоторые разряды инвертируются. При записи в регистр управления 0 в этих разрядах устанавливаются 1. Если на вхо- дах регистра состояния установлены 0, то из этих разрядов считываются 1.
Управляющие сигналы:
D0 378h D0 Q0 HL2 D1 D1 Q1 D2 D2 HL3 Q2 D3 D3 HL4 D4 D4 Q3 HL5 D5 D5 Q4 D6 D6 HL6 Q5 D7 D7 HL7 [0] STROBE И С Q6 [2] INIT П HL8 R Q7 37Ah
+ 5 В [3] ERROR П SB1 [4] SLCT П SB2 PE П SB3 [5] [6] ACK П SB4 BUSY И SB5 [7] Проверить исправность светодиодов. Ожи- дание нажатия кнопок SB1 и SB2. Обеспе- чить формирование и индикацию двоично- го кода, соответствующего сумме номеров нажатых клавиш. 7 6 5 4 3 2 1 0 0 0 0 0 0 R 0 C 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 ;гашение светодиодов mov DX, 37Ah mov AL, 00000001b out DX, AL; R=0, C=0 ;зажигание светодиодов mov DX, 378h mov AL, 11111111b out DX, AL; D7-D0 = FFh mov DX, 37Ah mov AL, 00000100b out DX, AL; светодиоды горят ;ожидание нажатия любой клавиши mov AH, 01 int 21h ;гашение светодиодов mov DX, 37Ah mov AL, 00000001b out DX, AL; R=0, C=0 mov AL, 00000101b out DX, AL; R=1, C=0 ;ожидание нажатия кнопок SB1, SB2 mov DX, 379h A: in AL, DX cmp AL, 01100000b; (AL) – 01100000 устанавливаются флаги; если нажаты 00000000b, Z=1 jnz A; перейти на метку А, если Z=0 ;зажигание диодов HL1, HL2 mov DX, 378h mov AL, 0000011b out DX, AL mov DX, 378h; адрес регистра управления mov AL, 00000100b
mov AL, 00000101b out DX, AL mov AH, 4Ch int 21h END 48.Последовательный порт. Интерфейс RS-232C. Основные характеристики. Формат данных. Разъемы. Регистры и их адреса. *Скорость обмена низкая. *Длина и тип линии связи с компьютером: до 15 м, одиночный провод. *Формат и разрядность данных: последовательный, 5-8 бит. *Кол-во ус-тв, подключаемых к компу: 1. *Нужен внешний источник питания. RS-232C предназначен для подключения к компьютеру стандартных устройств (при- нтер, сканер, модем, мышь и т.д.), а также для связи компьютеров между собой. Интерфейс имеет 25-контактный разъем (DB25P) или 9-контактный разъем (DBYP). Назначение контактов:
| FG – защитное заземление, экран.
-TxD – данные, передаваемые компьюте- ром в последовательном коде (логика от- рицательная).
-RxD – данные, принимаемые компьюте- ром в последовательном коде (логика от- рицательная).
RTS – сигнал запроса передачи. Активен во все время передачи.
CTS – сигнал сброса для передачи. Акти- вен во все время передачи. Говорит о го- товности приемника.
DSR – готовность данных. Используется для создания режима модема.
SG – сигнальное заземление.
DCD – обнаружение несущей данных де- тектирования принимаемого сигнала.
DTR – готовность выходных данных.
RI – индикатор вызова. Говорит о приеме модемом сигнала вызова по телефонной линии.
Наиболее часто используется трех и 4-про- водная часть д/двунаправленной передачи.
Все 10 сигналов задействованы только при соединении модема с компьютером.
Компьютер Внешнее устройство  TxD TxD
RxD RxD
RTS RTS
CTS CTS
DSR DSR
DCD DCD
DTR DTR
RI RI
SG SG
FG FG
Формат данных:
стоповые бит че- 8 бит данных старто- биты тности вый бит Данные 5, 6, 7 или 8 бит сопровождаются стартовыми битами. Получив стартовый бит, приемник выбира- ет из линии биты данных через определен- ные интервалы времени. Длительность знака места в последовате- льном коде соответствует периоду такто- вой частоты генератора. Очень важно, чтобы тактовые частоты приемника и передатчика были одинако- вы. Допустимое расхождение ± 10%. Скорость передачи по RS-232C может вы- бираться из ряда: 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200 бит/с. Сигналы передаются специально выбран- ными уровнями, обеспечивающими высо- кую помехозащищенность связи. Используется отрицательная логика. Логи- ческой 1 соответствует низкий уровень, 0 – высокий. Реги |
|||||||||||||||||||||||||
|
|
Последнее изменение этой страницы: 2017-02-07; просмотров: 173; Нарушение авторского права страницы; Мы поможем в написании вашей работы! infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.144.98.43 (0.013 с.) |
Пример: HL1
out DX, AL; C
