CTRL - регистр управления PMIC-контроллером

Бит
+0x02	RREN IVSEL - - - HILVLEN MEDLVLEN LOLVLEN	CTRL
Чтение/запись	Чт/Зап	Чт/Зап	Чт.	Чт.	Чт.	Чт/Зап	Чт/Зап	Чт/Зап
Нач значение

145. Бит 7 - RREN: разрешение динамической приоритезации

Установка бита RREN приводит к разрешению динамической приоритезации низкоуровневых прерываний. Если данный бит равен нулю, используется статическая приоритезация, в соответствии с которой приоритет прерывания определяется по адресу вектора прерывания, причем чем меньше адрес, тем выше приоритет прерывания.

146. Бit 6 - IVSEL: настройка векторов прерываний

По умолчанию, бит IVSEL равен нулю и векторы прерываний находятся в начале сектора прикладной программы flash-памяти. Если же в данный бит записать единицу, то векторы прерываний будут перенесены в начало загрузочного сектора Flash-памяти. Значения абсолютных адресов можно найти в документации на МК.

Данный бит защищен механизмом защиты от изменения конфигурации (см. 3.12 "Защита от изменения конфигурации").

147. Биты 5:3 - Res: резервные биты

Данные биты не используются и зарезервированы для использования в будущем. Для совместимости с более новыми МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

148. Бит 2 - HILVLEN: разрешение прерываний высокого уровня

Установка данного бита разрешает работу прерываний высокого уровня. Если же данный бит будет равен 0, то прерывания высокого уровня будут игнорироваться.

149. Бит 1 - MEDLVLEN: разрешение прерываний среднего уровня

Установка данного бита разрешает работу прерываний среднего уровня. Если же данный бит будет равен 0, то прерывания среднего уровня будут игнорироваться.

150. Бит 0 - LOLVLEN: разрешение прерываний низкого уровня

Установка данного бита разрешает работу прерываний низкого уровня. Если же данный бит будет равен 0, то прерывания низкого уровня будут игнорироваться.

Обзор регистров

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	STATUS	NMIEX	-	-	-	-	HILVLEX	MEDLVLEX	LOLVLEX
+0x01	INTPRI	INTPRI[7:0]
+0x02	CTRL	RREN	IVSEL	-	-	-	HILVLEN	MEDLVLEN	LOLVLEN

 

Порты ввода-вывода

Отличительные особенности

151. Раздельная настройка функций входов и выходов на каждом выводе МК

152. Гибкая конфигурация выводов через специальный регистр конфигурации выводов

153. Синхронный и/или асинхронный контроль входов с возможностями генерации прерываний и событий

154. Возможность асинхронного возобновления работы МК

155. Гибкая конфигурация выходного драйвера и подтяжки логических уровней:

156. Двухтактный выход

157. Подтягивание к плюса или минусу питания

158. Выход "монтажное И"

159. Выход "монтажное ИЛИ"

160. Адаптивная подтяжка

161. Инвертированный ввод/вывод

162. Управление скоростью фронтов

163. Гибкое маскирование выводов

164. Возможность одновременной настройки нескольких выводов с одинаковыми конфигурационными параметрами

165. Поддержка операций типа "чтение-модификация-запись"

166. Регистры переключения/сброса/установки бит регистров OUT и DIR

167. Возможность вывода синхронизации на линии порта

168. Выход канала события 0 на 7-ой линии портов

169. Отображение регистров портов (виртуальные порты) с битно-адресуемом пространстве памяти ввода-вывода

Обзор

МК XMEGA содержат универсальные порты ввода-вывода общего назначения (ПВВ). Порт состоит из 8 линий с номерами 0…7. Каждая из этих линий может работать как вход или как выход, и поддерживает широкие возможности по настройке выходного драйвера и параметров подтяжки логических уровней. Порты также поддерживают такие дополнительные функции, как генерация прерываний, синхронный/асинхронный контроль входов и асинхронное возобновление активной работы МК.

Все функции индивидуально настраиваются для каждой линии порта, однако некоторые из них имеют только одно предназначение. Все порты, при использовании их в качестве ПВВ общего назначения, полностью поддерживают операции типа "чтение-модификация-запись". Это означает, что изменение направления одной линии порта никак не повлияет на направление любой другой линии этого порта. Это же касается изменения конфигурации выходного драйвера, включения/отключения подтягивающих резисторов к плюсу или минусу питания на входах.

Функциональная схема одной линии ввода-вывода показана на рисунке 13.1. На этом же рисунке можно найти названия регистров управления линиями в/в.

Рисунок 13.1. Функциональная схема линии ввода-вывода общего назначения