Одноразрядный трехвходовой сумматор

Это ФУ, обеспечивающий суммирование трех одноразрядных двоичных цифр. Правила работы такого сумматора задаются с помощью табл. 10.5.

Таблица 10.5.

аi	вi	pi	Si	pi+1

В этой таблице обозначено:

ai - i -тый разряд 1-го слагаемого,

bi - i -тый разряд 2-го слагаемого,

Si - i -тый разряд суммы,

Pi+1 - перенос в следующий разряд.

Пользуясь табл. 10.5, составим логические выражения для суммы в данном разряде и переноса в следующий разряд.

Si = ai & bi & pi V ai & bi & pi V ai & bi & pi V ai & bi & pi V =

= pi & (ai & bi V ai & bi) V pi & (ai & bi V ai & bi) =

= pi & М2 (ai,bi) V pi & М2 (ai,bi) = М2 { pi,Пi }

pi+1 = ai & bi & pi V ai & bi & pi V ai & bi & pi V ai & bi & pi V =

= ai & М2 (bi, pi) V pi & bi = ai & bi V pi &Пi.

Руководствуясь табл. 10.5. создадим эквивалентную схему одноразрядного трехвходового сумматора (рис.10.29) и УГО (рис.10.30).

 

 

Рис. 10.29. Эквивалентная схема одноразрядного трехвходового сумматора

 

 

 

Рис. 10.30. УГО одноразрядного трехвходового сумматора

 

 

Многоразрядные сумматоры по модулю 2

Это ФУ, предназначенные для подсчета по модулю 2 количества единиц в многоразрядных кодах. Многоразрядные сумматоры по модулю 2 используются в системах контроля правильности передачи данных или преобразователях информации.

Существуют две основные схемы многоразрядных сумматоров по модулю 2:

а) последовательная,

б) пирамидальная.

Рис. 10.35. Последовательный сумматор по модулю 2

На рис. 10.35 приведена схема последовательного сумматора по модулю 2, на рис.10.36 показано УГО сумматора по модулю 2, и на рис.10.37 – схема сумматора по модулю 2 пирамидального типа.

Рис 10.36. УГО сумматора по модулю 2

 

Рис. 10.37. Сумматор по модулю 2 пирамидального типа

 

М2 (А) = [(а1 а2) (а3 а4)] [(а5 а6) (а7 а8)]

Затраты оборудования на n входных переменных такие же, как для последовательной структуры. Быстродействие пирамидальной схемы выше, чем быстродействие последовательной схемы.

 

Многоразрядный сумматор последовательного действия

Многоразрядные сумматоры предназначаются для нахождения арифметической суммы многоразрядных чисел.

А { а0, а1.....аn } + B { в0, в1.....вn } = S { S0, S1,...Sn }.

Многоразрядный сумматор последовательного действия обеспечивает определение арифметической суммы чисел, поступающих на сумматор в последовательном коде.

Рис. 10.31. УГО многоразрядного сумматора последовательного действия

 

tp - время формирования переноса в одном разряде

tз ≥ tp -время задержки сигнала в цепи обратной связи переноса.

На рис.10.31 показано УГО многоразрядного сумматора последовательного действия, а на рис.10.32 приведена схема сумматора последовательного действия.

РГ [ 1: n ]: = ‘ЕСЛИ’ ПРРГ1 ‘Т О’ А [ 1: n ]

‘ИНЕСЛИ’ СДВ ‘ТО’ СДВ ПР 1

‘ИНАЧЕ’ РГ [ 1: n ]

tсдв- период следования импульсов СДВ tсдв ≥ tр.

Время получения суммы в схеме на рис. 10.32 будет

Τ∑посл ≈ nΤсдв

 

Рис. 10.32. Схема сумматора последовательного действия

 

 

Сумматора параллельного действия с последовательным переносом

 

 

Рис. 10.33. Схема сумматора параллельного действия с последовательным переносом

Многоразрядный сумматор параллельного действия с последовательным переносом представлен на рис. 10.33. УГО многоразрядного сумматора - на рис.10.34.

Время сложения в сумматоре параллельного действия

,

так как , то сумматор параллельного действия обладает в n - раз большим быстродействием, чем последовательный.

Многоразрядный сумматор параллельного действия с последовательным переносом содержит столько сумматоров, сколько разрядов в слагаемых.

Рис. 10.34. УГО многоразрядного сумматора

 

В ряде случаев многоразрядные сумматоры параллельного действия с последовательным переносом обладают недостаточным быстродействием, тогда используются более сложные схемы образования переноса – схемы параллельного и группового переноса.

 

 

17 Одноразрядный вычитатель.

19 Организация контроля «по чётности» (нечётности)

22 Много разрядный сумматор с параллельным переносом

23 Прямой и обратный коды алгебраических чисел. Операции сложения и вычитания с использованием обратного кода.

24 Дополнительный код. Выполнение алгебраических операций сложения и вычитания

27 Построить логическую схему, работа которой задана таблицей истинности на одной из систем цифровых элементов (И-НЕ, ИЛИ-НЕ).