Базовые логические элементы ТТЛ 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Базовые логические элементы ТТЛ



Основной ТТЛ-вентиль представляет собой многовходовую схему, электрическое (или логическое) состояние на выходе которой определяется логической комбинацией электрических состояний её входов.

При разработке микроэлектронных устройств наиболее широко приме-

няются следующие ИМС:

– К155ЛН1 (шесть логических элементов НЕ, рисунок 1а), выполняющих функцию инвертирования: ;

– К155ЛИ6 (два логических элемента 4И, рисунок 1б), реализующих конъюнкцию вида: ;

– К155ЛА1 (два логических элемента 4И-НЕ, рисунок 1в), выполняющих функцию вида: ;

– К155ЛЕ1 (четыре логических элемента 2ИЛИ-НЕ, рисунок 1г), реализующих функцию вида: .

Триггеры ТТЛ

Триггерами называются простейшие логические устройства, имеющие два устойчивых состояния: нулевое и единичное.

Все виды триггеров можно разделить на: асинхронные (с прямыми и инверсными входами) и синхронные (одно- и двухтактные).

 

Асинхронный RS-триггер с прямыми входами

Это логическое устройство (Рисунок 2) имеет два информационных входа (R – “нулевой”, S – “единичный”) и два выхода (Q – основной, – инверсный) и выполняет логическую функцию в соответствии с таблицей 1.

 

Таблица 1 – Таблица истинности

Rn Sn Qn Режим работы
    Qn-1 x Хранение информации Загрузка «1» Загрузка «0» Запрещенная комбинация

 

 

Состояние триггера определяется по значению сигнала на его основном выходе.

Асинхронный RS-триггер с инверсными входами (рисунок 3).

Это логическое устройство выполняет логическую функцию в соответствии с таблицей 2.

 

Синхронный однотактный RS-триггер представлен на рисунке 4. В синхронном триггере кроме информационных входов (R и S) есть тактовый (синхронизирующий) C вход, который ещё называют разрешающим входом.

 

Таблица 2 – Таблица истинности

Rn Sn Qn Режим работы
    Qn-1 x Хранение информации Загрузка «1» Загрузка «0» Запрещенная комбинация

 

 

 

Триггер реагирует не на статическое состояние тактового импульса, а на его фронт (рисунок 5).

 

 

Данное логическое устройство реализует логическую функцию представленную таблицей истинности (см. таблицу 3).

При наличии разрешающего импульса на C входе триггер работает как обычный RS -триггер с прямыми входами.

 

Таблица 3 – Таблица истинности

Sn Rn Сn Qn
    Qn-1 Qn-1 Qn-1 Qn-1 Qn-1 x

 

Синхронный двухтактный RS-триггер (рисунок 6) строится по двухступенчатой схеме, обеспечивающей запись информации в триггер первой ступени (триггер «мастер») и перенос информации в триггер второй ступени (триггер «помощник»).

 

Временнáя диаграмма работы триггера представлена на (рисунке 7).

RS -триггер входит в состав и других триггеров: JK -, T - и D -триггеров.

 

 

Асинхронный JK-триггер

Это логическое устройство, которое имеет два информационных входа (J – единичный, K – нулевой) и выполняет следующую функцию (таблица 4).

Таблица 4 – Таблица истинности

Jn Kn Qn Примечание
    Qn-1 Сходство с RS -триггером   Триггер переходит в противоположное состояние

D-триггер (рисунок 9) имеет тактовый вход C, информационный вход D и выполняет следующую функцию: при подаче разрешающего импульса на тактовый вход, на основном выходе Q устанавливается та информация, которая была на D -входе до подачи разрешающего импульса. Для нормальной работы D -триггера, информация на D -входе не должна меняться во время действия тактового импульса.

 

 

Временнáя диаграмма работы D -триггера представлена на (рисунке 10).

Этот триггер часто называют триггером задержки и используют для построения регистров сдвига.

 

JK -триггер считается универсальным, т.е. он может выполнять функции RS, T и D -триггеров.

В составе 155 серии ТТЛ выпускаются триггеры RS-, D- и JK - (представлены на рисунке 11), как микросхемы многоканальные, т.е. в одном корпусе содержится несколько одинаковых триггеров, имеющих общие выводы питания и управления; в некоторых разработках входы управления объединены, причем D -триггеры (К155ТМ2) и JK -триггеры (К155ТВ1) имеют входы установки R и S (служат для начальной установки триггера в «нулевое» или «единичное» состояние).

Мультиплексоры

На основе базовых элементов ТТЛ разрабатываются различные логические элементы, реализующие более сложные функции. Одним из таких элементов является мультиплексор. Схема мультиплексора представлена на (рисунок 12),

где D1…D8 – информационные входы; A1…A3 – адресные входы.

Подключение того или иного информационного входа к выходу зависит от двоичного кода, который поступает на адресные входы. При соединении входа с выходом реализуется функция: .

Счетчики

Одной из наиболее распространенных операций в устройствах дискретной обработки информации является счет импульсов.

Эту операцию выполняют счетчики, которые по назначению делятся на:

– простые, выполняющие операции суммирования или вычитания только в одном направлении, и

– реверсивные (могут суммировать и вычитать в прямом и обратном направлениях).

В зависимости от способа кодирования счетчики делятся на двоичные и десятичные.

Двоичный счетчик обычно состоит из нескольких последовательно соединенных триггеров, управляемых по счетному входу.

Рассмотрим широко распространенный счетчик К555ИЕ5 (К155ИЕ5).

Это четырехразрядный двоичный счетчик, выполненный на двухступенчатых триггерах JK -типа (рисунок 13).

Счетчик К555ИЕ5 имеет:

– два счетных входа С1, С2;

– два входа установки нуля R0(1), R0(2).

Вход Q1 (выход нулевого разряда) внутренне не соединен с последующими триггерами. Это дает возможность использовать схему в двух независимых режимах работы в качестве:

- четырехразрядного двоичного счетчика, когда входные импульсы поступают на вход С1. выходы осуществляют операцию деления на два, четыре, восемь и шестнадцать (см. временную диаграмму, представленную на рисунке 20);

- трехразрядного двоичного счетчика, когда входные счетные

импульсы поступают на вход С2.

Установочные входы ИС К555ИЕ5 обеспечивают прекращение счета и возвращают все четыре триггера в нулевое состояние, когда на входы R0(1) и R0(2) одновременно подается уровень сигнала логической «единицы».

При операции счета на одном из входов установки R0(1) и R0(2) должен присутствовать потенциал логического «нуля».



Поделиться:


Последнее изменение этой страницы: 2016-04-23; просмотров: 2048; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 18.191.171.235 (0.012 с.)