Розробка структури ПО і оцінка необхідних ресурсів

 

Програмне забезпечення для вирішення даної задачі складатиметься із структурних елементів, характеристика яких представлена в таблиці 4.2.

 

Таблиця 4.2 Характеристика структурних елементів ПО

№	Назва і функціональне призначення	Передбачуваний об'єм коду, байт	Передбачуваний об'єм даних, байт	Макс. час виконання, мс	Вимоги по розміщенню в пам'яті
1	Початковий пуск і ініціалізація (стік, таймери, переривання)	50	Регістри РСФ, стік в РПД (16 байт)	0.1	Після таблиці векторів переходу
2	Функціональний алгоритм ПД-регулювання	100	РПД (до 30)	10	довільне
3	Процедури уведення-виведення і управління ЦАП	150 кожна	РПД (до 10 байт)	1 кожна	довільне
4	Арифметичні процедури для 2-байтових чисел («+»,» – «,»*»)	До 30 байт («+»,» – «) і до 100 («*»)	Банк Рон (8 байт)	0.05 і 0.2	довільне
5	Таймірованіє (період )	20	РСФ	0.02	довільне

 

Під процедурами введення(висновку) маються на увазі дії по управлінню каналом введення(висновку), по перетворенню числа. Загальна діаграма завантаження обчислювача в межах базового періоду роботи  представлена на малюнку 4.4.

 

Малюнок 4.4 – Діаграма завантаження обчислювача

 

На схемі цифрами позначені:

1. Установка адреси роботи.

2. Дозвіл роботи аналогового комутатора.

3. Дозвіл роботи УВХ і АЦП.

4. Час перетворення.

5. Читання даних.

6. Заборона роботи АЦП і аналогового комутатора.

7. Установка адреси на аналоговий комутатор.

8. Дозвіл роботи аналогового комутатора.

9. Дозвіл роботи УВХ і АЦП.

10. Час перетворення.

11. Читання даних.

12. Визначення значення управляючої дії.

13. Вибір закону управління на Порт 2.

Максимальний час на виповнення алгоритму в межах базового періоду складає (на підставі таблицы 4.2):

,

 

де

(  – час виконання функціонального алгоритму).

Тоді .

Оскільки <, то циклограма малюнка 2.4 може бути реалізована на даному процесорі безпосередньо.

Необхідний об'єм пам'яті програм (ПЗП) складає:

байт.

Об'єму ПЗП достатньо для виконання алгоритму, оскільки об'єм РПП складає 4096 байт.

 

Розробка принципової схеми обчислювача

 

Вибір елементарної бази

Годинозадаючий ланцюг.

Годинозадаючий ланцюг необхідний для завдання тактових імпульсів мікроконтролеру для його синхронізації. На малюнку 4.5 представлена принципова схема час задаючого контура, створеного на основі кварцового резонатора з частотою 22.1184 Мгц, включеного по схемі з середньою крапкою.

Кварцовий резонатор, що підключається до зовнішніх висновків XTAL1 і XTAL2 мікроконтролера, управляє роботою внутрішнього генератора, який формує внутрішні сигнали синхронізації.

На основі сигналів синхронізації пристрій управління мікроконтролера формує машинний цикл фіксованої тривалості, яка дорівнює 12 періодам резонатора. Вибір зупинений саме на такій схемі з таким кварцовим резонатором унаслідок того, що у взаємодії з мікроконтролером AT89S8252 цей ланцюг генерує крок роботи МК рівний 0.5 мкс. Такий крок роботи програм повністю влаштовує, оскільки дозволить легко вкласти алгоритм роботи мікроконтролера в 5 мс.

Для проектованого управляючого обчислювача був вибраний мікроконтролер AT89S8252 фірми Atmel. На малюнку 4.6 представлено графічне позначення мікроконтролера AT89S8252 фірми Atmel.

Вибір цього мікроконтролера обумовлений наступним:

- гранично низька вартість;

- наявність 8 кбайтів FLASH-ПЗП програм з можливістю внутрішньосистемного перепрограмування через SPI (serial programming interface) канал;

- можливість роботи на низьких тактових частотах (аж до нуля Гц), що важливе в системах реального часу.

Основні характеристики наступні:

- три рівні захисту програм;

- 256 байтів внутрішньої оперативної пам'яті;

- три 16-бітові таймери/лічильники;

- 32 програмовані лінії уведення-виведення;

- дев'ять джерел переривань;

- програмований послідовний інтерфейс;

- master/slave SPI послідовний інтерфейс;

- режим зниженого енергоспоживання (живлення +5 В);

- переривання при подачі напруги;

- програмований сторожовий таймер;

- два регістри – покажчика даних;

- прапор відключення живлення.

Мікроконтролер випускається в DIP корпусі, що дозволяє як встановлювати контроллер на контактний майданчик, так і упаювати його в схему.

Шинний формувач застосовується для збільшення потужності вхідних і вихідних (запетлеваних) сигналів мікроконтролера до 20 мА. Як шинний формувач в представленому пристрої використовується мікросхема КР1533АП6, графічне позначення якої представлено на малюнку 4.7.

 

Малюнок 4.7 – Шинний формувач

 

Мікросхема є восьмирозрядним двонаправленим приймачем-передавачем з двома станами на виході і без інверсії вхідної інформації. Режим роботи визначається комбінацією сигналів на двох входах управління – і . При низькому рівні напруги на вході управління третім  станом напряму передачі визначається логічним рівнем на вході , а при високому рівні напруги на вході  виходи мікросхеми переводяться у високоімпедансний стан (таблиця 4.3).

 

Таблиця 4.3 Таблиця істинності шинного формувача

		Операція
H	X	Третій стан
L	H	D1®D2
L	L	D2®D1

 

Для забезпечення роботи щодо низкоомного або велике навантаження місткості виходи мікросхеми мають підвищену потужність в порівнянні із стандартними.

COM-порт

На малюнку 4.8 представлений зовнішній вигляд роз'єму COM-порту (mother) на шлейфі передачі даних, з вказівкою номерів ніжок.

 

Малюнок 4.8 – Зовнішній вигляд роз'єму COM-порту

 

Використовування цього порту ПК як і пристрої узгодження рівнів необхідно при розробці каналу передачі даних на ПК. COM-порт – це послідовний порт ПК, через який можлива передача даних по протоколу RS-232 на підключений ПК.

В таблиці 4.4 представлені відповідні номери ніжок мікроконтролера і COM-порту з поясненням їх призначення, необхідні для наладки даного каналу зв'язку.

 

Таблиця 4.4 Принцип сполучення МК і ПК

Мікроконтролер	COM-порт	Призначення
10	7	RXD_MK і TXD_PK
11	4	TXD_MK і RXD_PK
20	8	GND

LPT-порт

На малюнку 4.9 представлений зовнішній вигляд роз'єму LPT-порту (father) на шлейфі програматора, з вказівкою номерів ніжок.

 

Малюнок 4.9 – Зовнішній вигляд роз'єму LPT-порту

 

LPT-порт – це паралельний 25-піновий порт ПК. Вживання цього порту ПК пов'язано з наладкою каналу програматора. Канал програматора здійснює прошивку резидентної пам'яті програм мікроконтролера AT895S8252.

В таблиці 3.4 представлені відповідні номери ніжок мікроконтролера і LPT-порту з поясненням їх призначення.

 

Таблиця 3.4 Таблиця опису шлейфу програматора

Мікроконтролера	LPT-порт	Призначення (SPI)
6	7	Mosi
7	10	Miso
8	8	Sck
9	6	Rst
20	18, 25	Gnd