Исследование с помощью программы ISIS

Исследование статистического RS-триггера

Простейшим из рассмотренных триггеров является статический триггер RS-типа. Триггер на элементах ИЛИ-НЕ (Рисунок  имеет прямые входы R и S; триггер на элементах И-НЕ – инверсные. Соберем схему RS-триггера на элементах 2ИЛИ-НЕ, 2И-НЕ, проверим их работоспособность и составим экспериментальные таблицы истинности.

 

 

Рисунок 52 - Принципиальные схемы исследования RS-триггеров на элементах «ИЛИ-НЕ», его стандартное обозначение и на элементах «И-НЕ»

 

                                                                                                                  

 

 

Таблица 11 - Экспериментальная таблица истинности статическихRS-триггеров

Вход		Выход
R	S	И-НЕ		ИЛИ-НЕ
		Q	НЕ Q	Q	НЕ Q
0	0	Запрещено		Без изменения
0	1	0	1	1	0
1	0	1	0	0	1
1	1	Без изменения		Запрещено

На основании таблицы состояний могут быть записаны характеристические уравнения, описывающие работу RS -триггеров.

       Для И-НЕ:            Qⁿ⁺¹ = R (~S + Qⁿ).

       Для ИЛИ-НЕ:      Qⁿ⁺¹ = ~R (S + Qⁿ).

Степени Q учитывают, что установившееся состояния триггера зависит от состояния, в котором триггер находился до поступления входных сигналов.

 

Исследование синхронного RS-триггера

Установочные входные сигналы на триггеры могут подаваться в произвольные моменты времени, переводя триггер в определенное состояние (такие триггеры называются асинхронными), или поступать на вход триггера синхронно с сигналами тактовой частоты (частотой синхронизации). В этом случае изменение состояния триггера происходит только при совпадении во времени сигнала установки и сигнала тактовой частоты (синхронный триггер).

Наибольшее распространение в цифровой технике получили синхронные триггеры, которые имеют специальный синхронизирующий вход C. На Рисунок  2. Приведена схема исследования синхронного RS-триггера и его условное обозначение. В соответствии с экспериментом составим таблицу переключений триггера.

Рисунок 53 - Принципиальная схема исследования синхронного RS-триггера в статическом режиме и его условное обозначение

 

 

Таблица 12 - Экспериментальная таблица истинности синхронногоRS-триггера

Вход			Выход
C	R	S	Q	НЕ Q
0	0	0	Без изменения
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	1	Запрещено

Исследование Т-триггера

Триггер Т -типа, часто называемый счетным триггером, может выполнять лишь одну функцию – деление частоты поступающих на счетный вход импульсов на два (Рисунок  4). Триггер RS (Рисунок  2) легко может быть преобразован в более сложный T -триггер (Рисунок  3). Здесь входные сигналы RS -триггера подаются на вход двух логических элементов И, управляющих входными сигналами R и S бистабильной ячейки RS -триггера. В зависимости от текущего состояния триггера сигнал поступает только на один вход: R или S. Входной сигнал C всякий раз осуществляет переключение RS -триггера.

Рисунок 54 - Принципиальная схема исследования Т-триггера в динамическом режиме и его условное обозначение

Рисунок  55 - Временная диаграмма Т-триггера на частоте 1 кГц. Сверху показан ходной сигнал, снизу – выходной. Сигналы смещены относительно друг друга, чтобы показать, как произошло деление частоты

Характеристическое уравнение T -триггера имеет вид:

Qⁿ⁺¹ = ~TQⁿ + T (~Q)ⁿ.

Исследование D-триггера

Триггер D выполняет функцию задержки информации, поступающей на управляющий вход на один такт синхросигналов, поэтому такие триггеры называются синхронными. После поступления тактового импульса синхронизации D -триггер устанавливается в состояние соответствующее входу D.

 

Рисунок 56 - Принципиальная схема исследования D-триггера в динамическом режиме и его условное изображение

Рисунок  57 - Временная диаграмма D-триггера. Частота на входе С равна 1 кГц (сверху), частота синхроимпульсов на входе D – 400 Гц (посередине). На выходе Q (внизу) видно, как происходит задержка

Характеристическое уравнение D -триггера имеет вид:

Qⁿ⁺¹ = D.

Исследование JK-триггера

Триггер JK является наиболее распространенным синхронным триггером. Вход J служит для установки «1», вход K – для установки «0».

Отличие JK -триггера от RS -триггера заключается в том, что он не имеет запрещенных комбинаций входных сигналов и при J = K = «1» меняет значения выходных сигналов на противоположные. Это позволяет использовать его как счетный T -триггер.

 

Рисунок 58 - Принципиальная схема исследования JK-триггера в динамическом режиме и его условное обозначение

 

Таблица 11 - Экспериментальная таблица истинности JK-триггера

Вход			Выход
C	J	K	Q	НЕ Q
0	0	0	Без изменения
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1	0	1
1	1	0	1	0
1	1	1	Противоположное

Характеристическое уравнение T -триггера имеет вид:

Qⁿ⁺¹ = J (~Q)ⁿ + (~ K) Qⁿ.

4.Вопросы:

1. Основные обозначения триггера.

2. Схема простейшего RS- триггера.

3. Статистический RS-триггер.

4. Экспериментальная таблица истинности статическихRS-триггеров.

5. Экспериментальная таблица истинности синхронногоRS-триггера.

6. Экспериментальная таблица истинности JK-триггера.

Тема 9:

"Шифраторы и дешифраторы"

Содержание:

1. Шифратор
2. Дешифратор
3. Вопросы

Шифратор

Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

 где:

n— число входов,

m— число выходных двоичных разрядов.

Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

Число входов и выходов в полном троичном шифраторе связано соотношением:

 , где:

n— число входов,

m— число выходных троичных разрядов.

Число входов и выходов в полном k-ичном шифраторе связано соотношением:

 , где

n— число входов,

m— число выходных k-ичных разрядов,

k— основание системы счисления.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

Примеры

         К555ИВ1 — ТТЛ микросхема приоритетного шифратора (n = 8, m = 3).   Зарубежный аналог 74148.

              К555ИВ3 — ТТЛ микросхема неполного декадного шифратора (n = 9, m 4)

  .Зарубежный аналог 74147.

 

 

Дешифратор

 

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичныйодноединичный код, где k — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.

 Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет N входов, на них подано двоичное слово , тогда на выходе будем иметь такой код, разрядности меньшей или равной , что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше , и дешифратор является неполным.

Часто дешифраторы дополняются входом разрешения работы. Если на этот вход поступает единица, то дешифратор функционирует, в ином случае на выходе дешифратора вырабатывается логический ноль вне зависимости от входных сигналов.

Существуют дешифраторы с инверсными выходами, у такого дешифратора выбранный разряд показан нулём.

Функционирование дешифратора описывается системой конъюнкций:

 

Обратное преобразование осуществляет шифратор.

Дешифраторы. Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.

Для n-разрядов на входе, на выходе ,  или . Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.

Из логических элементов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.

 

3.Вопросы:

 

1. Определение шифратора. Двоичный шифратор.

2. Полный и неполный шифраторы.

3. Троичный шифратор.

4. Определение дешифратора.

5. Двоичный дешифратор.

Тема 10:

"Мульти- и демультиплексоры"

Содержание:

1. Мультиплексоры
2. Демультиплексоры
3. Вопросы

 

Мультиплексоры

Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Аналоговые и цифровые[1][2] мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Аналоговые мультиплексоры иногда называют ключами[3] или коммутаторами.

Устройство, противоположное мультиплексору по своей функции, называется демультиплексором. В случае применения аналоговых мультиплексоров (с применением ключей на полевых транзисторах) не существует различия между мультиплексором и демультиплексором и такие устройства могут называться коммутаторами.

 

Рисунок 59 - Схема мультиплексора 2-k-1

 

Устройство

Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Коммутатор обслуживает управляющая схема, в которой имеются адресные входы и, как правило, разрешающие (стробирующие).

Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных выходов n и числом адресных входов m действует соотношение , то такой мультиплексор называют полным. Если , то мультиплексор называют неполным.

Разрешающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, то есть могут блокировать действие всего устройства.

В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются.

Рисунок 60 - Обобщённая схема мультиплексора

 

Входные логические сигналы Xi поступают на входы коммутатора и через коммутатор передаются на выход Y. На вход управляющей схемы подаются адресные сигналы Ak (от англ. Address). Мультиплексор также может иметь дополнительный управляющий вход E (от англ. Enable), который разрешает или запрещает прохождение входного сигнала на выход Y.

Кроме этого, некоторые мультиплексоры могут иметь выход с тремя состояниями: два логических состояния 0 и 1, и третье состояние — отключённый выход (выходное сопротивление равно бесконечности, высокоимпедансное Z-состояние). Перевод мультиплексора в третье состояние производится снятием управляющего сигнала OE (от англ. OutputEnable).

Мультиплексоры могут использоваться в делителях частоты, триггерных устройствах, сдвигающих устройствах и др. Мультиплексоры часто используют для преобразования параллельного двоичного кода в последовательный. Для такого преобразования достаточно подать на информационные входы мультиплексора параллельный двоичный код, а сигналы на адресные входы подавать в такой последовательности, чтобы к выходу поочередно подключались входы, начиная с первого и заканчивая последним.

Мультиплексоры обозначают сочетанием MUX (от англ. multiplexer), а также MS (от англ. multiplexerselector).

 

Демультиплексоры

Демультиплексор — это логическое устройство, предназначенное для переключения сигнала с одного информационного входа на один из информационных выходов. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. На схемах демультиплексоры обозначают через DMX или DMS.

Рисунок  61 - Условное графическое изображение демультиплексора «1 в 4»

 

 

Суть и схема реализации

В случае ТТЛ логики для коммутации каналов применяются логические элементы "И". В КМОП микросхемах широко применяются ключи на полевых транзисторах. Поэтому в них отсутствует понятие демультиплексора. Информационные входы и выход можно поменять местами, в результате чего мультиплексор может служить в качестве демультиплексора.

Если между числом выходов и числом адресных входов действует соотношение n=2m для двоичных демультиплексоров или n=3m для троичных демультиплексоров, то такой демультиплексор называют полным. Если n<2m для двоичныхдемультиплексоров или n<3m для троичных демультиплексоров, то демультиплексор называют неполным. Функции демультиплексоров сходны с функциями дешифраторов. Дешифратор можно рассматривать как демультиплексор, у которого информационный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора. Поэтому в обозначении как дешифраторов, так и демультиплексоров в отечественных микросхемах используются одинаковые буквы - ИД.

Демультиплексоры выполняют унарные (одновходовые, однооперандные) логические функции с n-арным выходом.

Рисунок 62 - Схема демультиплексора «2 на 4»

 

3.Вопросы:

1. Определение мультиплексора. Аналоговые и цифровые мультиплексоры.

2. Определение демультиплексора.

 

Тема 11:

"Преобразователи кодов"

Содержание:

1. Преобразователи кодов

1.1 Шифратор

1.2 Дешифратор

2. Вопросы

 

Преобразователи кодов

Преобразователи кодов служат для перевода одной формы числа в другую. Их входные и выходные переменные однозначно связаны между собой. Эту связь можно задать таблицами переключений или логическими функциями.

 

Шифратор

Шифратор преобразует одиночный сигнал в n-разрядный двоичный код. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления. Предположим, на пульте десять клавишей с гравировкой от 0 до 9. При нажатии любой из них на вход шифратора подаётся единичный сигнал (ХО-Х9). На выходе шифратора должен появиться двоичный код (Y1, Y2,...) этого десятичного числа. Как видно из таблиц переключений, в этом случае нужен преобразователь с десятью входами и четырьмя выходами.

 

Двоичное число	Y8	Y4	Y2	Y1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

           Таблица 12 - Таблица переключений

На выходе Y1 единица появляется при нажатии любой нечетной клавиши X1, ХЗ, Х5. Х7. Х9, т. е. Y1=Х1\/ХЗ\/Х5\/Х7\/Х9. Для остальных выходов логические выражения имеют вид: Y2=Х2\/ХЗ\/Х6\/Х7; Y4==Х4\/Х5\/Х6\/Х7; Y8=Х8\/Х9. Следовательно, для шифратора понадобятся четыре элемента ИЛИ: пятивходовый, два четырехвходовых и двухвходовый рисунок 63.

 

Рисунок  63 - Пятивходовый, два четырехвходовых и двухвходовый шифратор
1.2 Дешифратор

 

Дешифратор преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифраторы широко применяются в устройствах управления, в системах цифровой индикации, для построения распределителей импульсов по различным цепям и т. д. Условное обозначение дешифратора на микросхеме К155ИД1 с десятью выходами для дешифрования одного разряда двоично-десятичного кода 8421 и часть его принципиальной схемы приведены на рисунке 2. Любому входному двоичному коду соответствует низкий уровень только на одном выходе, а на всех остальных сохраняется высокий уровень. Дешифраторы входят во все серии микросхем ТТЛ и КМДП. Например, дешифратор К155ИД4 (два дешифратора в корпусе) преобразует двоичный код в код «1 из 4», К155ИД1 и К176ИД1 в код «1 из 10», К155ИДЗ—В код «1 из 16». Цоколёвка этих микросхем приведена на рисунке 33 и 34.

Рисунок  64 - Дешифратор

Дешифратор на микросхеме К155ИД1 предназначен для работы с декадными газоразрядными индикаторами. Его выходы подключают непосредственно к катодам (имеющим форму десятичных цифр) газоразрядного индикатора анод которого через резистор подключен к источнику питания напряжением 200—250 В. Выходные сигналы этой микросхемы отличаются от ТТЛ уровней и поэтому для подключения к ней других микросхем приходится применять дополнительные устройства согласования.

 

 

Рисунок  65 - Дешифратор на микросхеме К155ИД1

Микросхема К155ИД4 состоит из двух дешифраторов на 4 с объединенными адресными входами (выводы 3 и 13) и раздельными входами стробирования. Стробированием называется выделение сигнала в определенный момент времени. В данном случае - это появление выходного сигнала в момент, когда на входах стробирования есть разрешающие уровни. Если на обоих входах А1 и А2 будут низкие уровни, то на выходе верхнего по схеме дешифратора, номер которого соответствует эквиваленту входного кода, будет низкий уровень. Для нижнего (по схеме) дешифратора необходимо необходимо условий: А3==1 и А4==0. На рисунке 3,б показано, как эту микросхему можно использовать в качестве дешифратора на восемь выходов со входом стробирования.

 Дешифратор на микросхеме К155ИДЗ имеет четыре входа для приема чисел в коде 8421 и 16 выходов. Два входа стробирования (для передачи сигнала на А1 и А2 необходимо подать низкие уровни) позволяют объединить микросхемы для получения дешифраторов на 32 выхода рисунок 4, 64 выхода (потребуется четыре микросхемы) и т. д.

 

Рисунок  66 - Преобразователь двоично-десятичного кода в код семисегментного индикатора. Числа на табло и пультах индицируются, как правило, в десятичном коде. Для этого можно использовать дешифратор на микросхеме К155ИД1 совместно с газоразрядным индикатором, Однако применение таких индикаторов в радиолюбительской практике нежелательно из-за сравнительно высокого напряжения источника питания (200 В). Сейчас широкое распространение получили так называемые семи сегментные светодиодные и жидкокристаллические индикаторы, которые работают при тех же напряжениях, что и микросхемы. В них индикация осуществляется семью элементами, как показано на рисунке 5. Подавая управляющее напряжение на отдельные элементы индикатора и вызывая его свечение (светодиодные индикаторы) или изменяя его окраску (жидкокристаллические индикаторы), можно получить изображение десятичных цифр 0, 1,..., 9. О конкретных типах семисегментных индикаторов я расскажу дальше. Преобразование двоично-десятичного кода в код семисегментногоиндиктора показано в таблице. Цоколёвка некоторых микросхем – преобразователей кода 8421 в семисегментный показана на рисунке 67.

 

 

 

Рисунок  67 – Преобразователь кода 8421 в семисегментный

На микросхемы серии К514 поступают входные сигналы уровней ТТЛ. Сигнал Г служит для гашения индикации напряжением низкого уровня. При нормальной работе уровень сигнала Г=1. Дешифратор на микросхеме К514 работает со светодиодными индикаторами, имеющими раздельные аноды, на К514ИД2 - с раздельными катодами. Дешифратор К514ИД2, подключают к индикаторам через токоограничительные резисторы (200-500 Ом) в первый имеет такие резисторы в своем корпусе.

 

Цифра	8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Таблица 13 – Таблица истинности

 

Микросхемы К176ИД2 и К176ИДЗ являются преобразователями кода с выходным регистром памяти. Запись информации в память происходит по фронту тактового сигнала, подаваемого на вход S (при этом сигнал на входе К=0). Если К=1, дешифратор блокируется. Выходной код этих дешифраторов прямой при М=0 и обратный при М=1. Дешифраторы предназначен для работы с жидкокристаллическими и люминесцентными индикаторами. Они могут работать и со светодиодными индикаторами при напряжении источника питания 9 – 12V с пониженной яркостью свечения (из-за ограничения тока до 2-3 мА).

Мультиплексор узел, осуществляющий параллельных цифровых кодов в последовательные. Его применяют для последовательного опроса заданного числа информационных сигналов и передачи их на один выход.

 

 

Рисунок  68 - Мультиплексор узел, осуществляющий параллельных цифровых кодов в последовательные

Условное обозначение мультиплексора с четырьмя информационными входами и его принципиальная схема показана на рисунке 6. На выход Q такого устройства передаётся логический уровень того информационного входа Di, номер которого i d двоичном коде задан на адресных входах A1 A2. Из принципиальной схемы следует что:

 Q=D0(-A1)(-A2)\/D1A1(-A2)\/D2(-A1)A2\/D3A1A2.

 Число информационных входов может быть увеличено, но при этом увеличится и разрядность адреса.

 

2.Вопросы:

 

1. Что преобразует шифратор?

2. Что преобразует дешифратор?

 

Тема 12:

"Процессоры ЭВМ"

Содержание:

1. Введение

2. История развития процессоров с 1971г.

3. Микропроцессор

   3.1 Общая структура микропроцессора

   3.2 Характеристики микропроцессора

   3.3 Сопроцессоры

   3.4 Наиболее важные параметры микропроцессоров

     3.5 Команды микропроцессора

   3.6 Основной алгоритм работы процессора

4. БИС микропроцессоров

5. Направления в производстве микропроцессоров

   5.1 Микропроцессоры с архитектурой RISC

   5.2 Микропроцессоры с архитектурой CISC

6. Обзор некоторых 16- и 32 разрядных микропроцессоров

6.1 Процессоры фирмы Intel

      6.1.1 Первые процессоры фирмы Intel

      6.1.2 Процессор 80286

      6.1.3 Процессор 80386

      6.1.4 Процессор 80486

      6.1.5 Обзор последующих процессоров фирмы Intel

     6.2 Процессоры фирмы AMD

  7. Устройство управления микропроцессором

  8. Устройство управления микропроцессором

  9. Вопросы

1. Введение

 

За время существования электронная промышленность пережила немало потрясений и революций. Коренной перелом - создание электронных микросхем на кремниевых кристаллах, которые заменили транзисторы и которые назвали интегральными схемами. Со времени своего появления интегральные схемы делились на: малые, средние, большие и ультра большие (МИС, СИС, БИС и УБИС соответственно). Все больше и больше транзисторов удавалось поместить на всё меньших и меньших по размерам кристаллах. Следовательно, ультра большая интегральная схема оказывалась не такой уж большой по размеру и огромной по своим возможностям. Поэтому процессоры созданы именно на основе УБИС. Развитие микропроцессоров в электронной индустрии проходило настолько быстрыми темпами, что каждая модель микропроцессора становилась маломощной с момента появления новой модели, а ещё через 2-3 года считалась устаревшей и снималась с производства.