Программируемые логические интегральные схемы

 

    В середине 70-х годов были созданы программируемые логические матрицы (ПЛМ), обеспечивающие реализацию различных логических функций. Матрица – это сетка взаимно перпендикулярных проводников, в местах пересечения которых находятся полупроводниковые элементы – диоды или транзисторы, включенные через легкоплавкие перемычки к проводникам матрицы. При программировании ненужные перемычки пережигаются импульсами тока. ПЛМ позволили заменять несколько микросхем среднего уровня интеграции и реализовывать различные логические функции в одном корпусе.

    Для реализации более простых логических задач были разработаны БИС программируемой матричной логики (ПМЛ), которые имеют меньшую функциональную гибкость, так как у них матрица ИЛИ фиксирована. Позже схемы ПЛМ и ПМЛ были оснащены программируемым выходным буфером и памятью в виде нескольких триггеров или целых регистров.

    Следующим этапом было создание базовых матричных кристаллов (БМК) на основе которых стало возможным выполнение специализированных устройств в виде одной БИС. БМК представляет собой совокупность регулярно расположенных на полупроводниковом кристалле ячеек, каждая из которых содержит типовой набор элементов – транзисторов, резисторов. Такой кристалл является полуфабрикатом, который производится в массовых количествах без ориентации на конкретного потребителя. Чтобы на его основе было получено конкретное устройство, необходимо выполнить требуемые соединения элементов и ячеек. Это выполняется с помощью специальных программ и программаторов.

    Рост уровня интеграции микросхем позволил создать позже блочные структуры БМК, в которых содержатся блоки логической обработки данных, устройств памяти и другие специализированные блоки. В зависимости от назначения БМК подразделяются на цифровые, аналоговые и цифроаналоговые. В двух последних имеются базовые ячейки, позволяющие получать схемы аналоговых ключей, операционных усилителей, компараторов и т.д.

    Затем были созданы программируемые логические интегральные схемы (ПЛИС). Продолжением ПЛМ и ПМЛ стали микросхемы CPLD (Complex Programmable Logic Devices – сложные программируемые логические устройства), а продолжением БМК – микросхемы FPGA (Field Programmable Gate Arrays – программируемые пользователем вентильные матрицы, где под вентилем понимается любой логический элемент).

    Стремление объединить достоинства CPLD и FPGA привело к созданию сверхбольших интегральных схем (СБИС) смешанной архитектуры, для которых пока применяют название FLEX – гибкие.

    Рост уровня интеграции дал возможность размещать на кристалле схемы, сложность которых соответствует целым системам, имеющим процессоры и память. Эти схемы именуются SOC(System On Chip – система на кристалле).

    В отличие от ПЛМ ПМЛ, у которых перемычки пережигались и они программировались однократно, у ПЛИС связи между элементами обеспечиваются набором ключей. Это позволяет ПЛИС многократно перепрограммировать. 

ПЛИС фирмы Altera.

  Архитектурно микросхема класса (CPLD) состоит из центральной коммутационной матрицы, множества функциональных блоков, в которых осуществляется вся логическая обработка сигналов, и блоков ввода/вывода, расположенных на периферии кристалла и осуществляющих прием и передачу сигналов между кристаллом микросхемы и контактными площадками. Одной из ведущих фирм по производству микросхем класса (CPLD) является фирма Altera, а семейство микросхем МАХ 7000 этой фирмы является классическим примером данного направления ПЛИС. Поэтому и архитектуру микросхем (CPLD) удобно рассмотреть на примере архитектуры микросхемы этого семейства (рис.4.5). Центральная коммутационная матрица здесь именуется программируемой матрицей связи ПМС, функциональные блоки – логическими блоками ЛБ. У младшего представителя CPLD было только два ЛБ. С повышением сложности микросхем число ЛБ увеличивалось, при этом структура микросхемы в целом составлялась повторением изображенного на фрагменте яруса, состоящего из двух логических блоков, двух блоков ввода/вывода БВВ и набора контактных площадок, расположенных слева и справа от ПМС.

 

Рис.. 4.5. Фрагмент структуры CPLD МАХ 7000

 

Старший представитель ПЛИС CPLD МАХ 7000 содержит восемь таких ярусов, т.е. 16 ЛБ. Вся коммутация сигналов внутри кристалла выполняется программируемой матрицей связи. Эта матрица содержит набор пересекающихся вертикальных и горизонтальных линий связи. Горизонтальные линии соединены с логическими блоками, а также блоками ввода/вывода. Часть горизонтальных линий является входными, а часть – выходными. Сигнал с входных линий на выходные передается через вертикальные линии матрицы соединений, при этом коммутация сигнала с одной линии на другую осуществляется не через программируемый ключ, а через двухвходовую схему И. Для этого к одному из ее входов подключается линия-источник, к выходу – линия-приемник, а к второму входу – программируемый транзистор. Для того чтобы сигнал проходил с одной линии на другую, необходимо запрограммировать транзистор таким образом, чтобы через него на второй вход схемы И подавался разрешающий уровень логической единицы. Скорость распространения цифрового сигнала с входа конъюнктура на выход гораздо выше, чем через ключевой транзистор, поэтому использование вместо ключей управляемых конъюнкторов дает выигрыш в быстродействии микросхем (CPLD). Вертикальные линии матрицы тянутся через все горизонтальные и могут быть подключены к любой входной линии. Таким образом, любой вход матрицы может быть подключен к любому выходу, т.е. ПМС обеспечивает полную коммутируемость блоков (CPLD).

Логические блоки вычисляют логические функции, но также могут храненить полученные результаты в триггерах. В единую схему устройства они объединяются с помощью ПМС. Логический блок состоит из программируемой матрицы И и шестнадцати макроячеек (Я1...Я16).

В ПЛИС типа СРLD имеется набор глобальных управляющих сигналов, которые поступают одновременно на все ЛБ. Это сигналы тактирования, сброса и разрешения выхода. С их помощью обеспечивается синхронная работа всего синтезированного на основе (CPLD) устройства.

Микросхемы типа FLЕХ занимают промежуточное положение между икросхемами СРLD и FPGA. Их архитектура содержит элементы как одного, так и другого типа ПЛИС. В ПЛИС типа FLEX имеются табличные логические модули на основе программируемых ПЗУ (LUT), а сами логические блоки располагаются в виде матрицы, при этом трассировочные каналы проходят горизонтально и вертикально между ЛБ. Эти признаки характерны для микросхем FPGA. В то же время межсоединения выполняются не на основе сегментов, коммутируемых с помощью программируемых ключей, а на основе ПМС, что характерно для (CPLD).