Универсальные микропроцессоры

 

Универсальные микропроцессоры (микропроцессоры общего применения)  используются чаще всего в составе микроЭВМ.

Восьмиразрядные МП (например, широко распространенные МП   Intel 8080, а также отечественный КР580ВМ80А, более совершенные Iп1е1 8085, МС36502, Z80, МС6809 и другие) выпускаются в виде больших интегральных схем (БИС) с 40 контактами при двухстороннем расположении выводов. Их шина адреса содержит 16 проводников, поэтому они непосредственно могут адресоваться к 65536 ячейкам (64 Кбайт). Все эти микропроцессоры при одинаковой внутренней архитектуре  различаются некоторыми конструктивными особенностями, функциями и количеством программно-доступных внутренних регистров и, как следствие этого, наборами используемых команд. На их основе в 90-е годы изготовляли микроЭВМ, в последнее время их используют иногда для создания сравнительно простых контроллеров, хотя более оправдано использовать для этих целей ОМК.

Шестнадцатиразрядные МП обычно имеют 64-контактный корпус также с двухрядным расположением выводов. По сравнению с 8-разрядными основные преимущества этих МП заключаются в расширении набора команд, более быстром их исполнении и увеличенном объеме адресуемой памяти (обычно 1 Мбайт и более).

Среди архитектурных особенностей 16-разрядных МП отметим несомненную находку, связанную с применением для более быстрого исполнения команд принципа конвейеризации. Так называют специальную организацию работы МП, при которой каждая очередная команда заносится в регистр команд не из памяти, а выбирается из очереди команд. Для этого перед регистром команды дополнительно включается сверхбыстродействующий блок памяти, в который предварительно из памяти переписываются несколько очередных команд (очередь команд). Длина очереди составляет 6 байт (для МП 8086) и 4 байта (для МП 8088). Такой подход позволяет существенно повысить скорость выполнения программы, сократить простои быстродействующего процессора в промежутках времени, когда производится относительно более медленное обращение к памяти.

Тридцатидвухразрядные МП имеют от 60 до нескольких сотен контактов (МП Pentium – 296, Pentium Рго – 387 контактов), расположенных либо по всем четырем сторонам корпуса, либо в узлах прямоугольной сетки, нанесенной на его поверхность (матричное размещение выводов). Как правило, шина адреса таких МП также состоит из 32 проводников, поэтому современные 32-разрядные МП обладают большим диапазоном адресации памяти (4 Гбайт).

Об их исключительно высокой производительности можно судить хотя бы по типичным значениям частоты тактового генератора (сотни МГц вместо10 МГц для лучших образцов 16-разрядных МП).

При разработке 32-разрядных МП описанные тенденции по дальнейшему совершенствованию организации вычислительного процесса получили свое дальнейшее развитие и привели к использованию в них так называемой кэш-памяти и других дополнительных средств управления памятью.

Кэш-памятью называют сверхбыстродействующую память для хранения в ней наиболее часто адресуемых команд и данных. Дело в том, что  для большинства используемых программ характерна тенденция частого обращения к одним и тем же адресам памяти, и содержимое по этим адресам (вместе с самими адресами) заносится в кэш-память, которая либо встраивается в сам МП, либо помещается между МП и основной памятью.

При выполнении программы кэш-память определяет, не совпадает ли запрашиваемый МП адрес с ее содержимым. При совпадении (удачного «попадания») команда считывается из быстродействующей кэш-памяти без обращения к относительно медленной основной памяти.

При достаточно высоком проценте удачных попаданий достигается заметное увеличение быстродействия всей систем Очевидно, чем больше кэш-память, тем больше и удачных попаданий (объем кэш-памяти современных МП может достигать сотен килобайт).

Рассмотрим более подробно устройство и работу микропроцессора  на примере простейшего МП i8080. На рис. 4.2 представлена  внутренняя структура МП i8080, включающего 8-разрядное АЛУ с буферным регистром и схемой десятичной коррекции, блок  регистров общего назначения, регистры указателя стека и счетчика команд, управляющий автомат, буферные схемы шин адреса и данных и схему управления системой.

Внешний интерфейс представлен 8-разрядной двунаправленной шиной данных D[7:0], 16-разрядной шиной адреса A[15:0] и группой линий управления.

 Рис. 4.2. Внутренняя структура МП i8080

 

Назначение входных и выходных линий МП:

 

D [7:0] – двунаправленная шина данных служит для приема и выдачи данных, приема команды, приема вектора прерывания, выдачи дополнительной управляющей информации (слово PSW);

A [15:0] – однонаправленная шина адреса служит для выдачи адреса памяти и устройств ввода/вывода;

Ф 1, Ф 2 – сигналы тактового генератора частотой 1…2,5 МГц;

RESET – сброс (начальная установка и запуск программы с адреса 0000);

 

READY – входной сигнал готовности памяти или ВУ к обмену (обеспечивает асинхронный режим обмена);

INT – запрос внешнего прерывания;

HOLD – захват шины (требование  доступа в память со стороны ВУ);

WR –  запись - выходной сигнал, определяющий направление передачи информации по шине данных от процессора к памяти или ВУ;

RD – чтение - выходной сигнал, определяющий направление передачи информации по шине данных от памяти или ВУ к процессору;

SYNC – выходной сигнал, идентифицирующий наличие на шине данных дополнительной управляющей информации (PSW);

WAIT – выходной сигнал, отмечающий состояние ожидания или останова МП;

INTE – выходной сигнал, подтверждающий режим внешних прерываний;

HLDA – выходной сигнал, подтверждающий режим прямого доступа в память (подтверждение захвата).

МП работает в составе МПС, обмениваясь информацией с памятью и ВУ. В основе работы МП лежит командный цикл (КЦ) – действия по выбору из памяти и выполнению одной команды. В зависимости от типа и формата команды, способов адресации и числа операндов командный цикл может включать различное число обращений к памяти и ВУ и, следовательно,  иметь различную длительность. Командный цикл начинается с извлечения из памяти первого байта команды по адресу, хранящемуся в PC. Напомним, что команды МП i8080 имеют длину 1, 2 или 3 байта, причем в первом байте содержится информация о длине команды. В случае 2- или 3-байтовой команды реализуются дополнительные обращения к памяти по соседним (большим) адресам.

После считывания команды начинается ее выполнение, в процессе которого может потребоваться еще одно или несколько обращений к памяти или ВУ (чтение операнда, запись результата).

Для реализации команды МП i8080 может потребоваться от одного  до пяти обращений к памяти (ВУ). Хотя обращения к ЗУ/ВУ располагаются в разных частях КЦ, выполняются они по единым правилам, соответствующим интерфейсу МПС и реализовываются на общем оборудовании управляющего автомата. Действия МПС по передаче в/из МП одного байта данных/команды называются машинным циклом.

Командный цикл представляет собой последовательность машинных циклов (МЦ), причем КЦ i8080 может содержать от 1 до 5 МЦ, которые принято обозначать M1, M2,..M5. МЦ обязательно включает действия по передаче байта информации. Кроме того, в некоторых МЦ дополнительно реализуются действия по пересылке и/или преобразованию информации внутри МП, поэтому длительность МЦ может быть различной – из-за различного числа содержащихся в них машинных тактов (T1, T2,...).

Машинный такт образует пара сигналов тактового генератора, поэтому длительность такта постоянна.

Таким образом, просматривается иерархия процедур при работе микропроцессора (не только i8080): командный цикл – машинный цикл – машинный такт.

 

Каждому такту соответствует определенное состояние управляющего автомата. Любой МЦ i8080 обязательно содержит такты T₁, T₂, T₃, предназначенные для передачи байта по интерфейсу. МЦ, в которых осуществляется передача и/или преобразование информации в МП, содержат дополнительно один или два такта T₄, T₅. МП i8080 вырабатывает несколько типов МЦ, основными из которых являются циклы ПРИЕМ и ВЫДАЧА.

Таким образом, в машинном цикле выполняются следующие действия:

· выдача адреса;

· выдача информации о начатом МЦ (PSW);

· анализ значения входных сигналов;

· ожидание сигнала READY = 1  (при необходимости);

· прием/выдача данных;

· внутренняя обработка/пересылка данных.

 

Сигнальные процессоры

 

Цифровые процессоры обработки сигналов (ЦПОС) (в англоязычной литературе применяется термин Digital Signal Processors и аббревиатура DSP) используются обычно как сопроцессоры (арифметические, графические, и т. д.).

Так, графический сопроцессор предназначен для широкого применения в видеомониторах (дисплеях) ПЭВМ, издательских системах, а также системах компьютерного моделирования и обработки изображений. Графические сопроцессоры оптимизированы на выполнение операций, связанных, например, с получением перемещающихся изображений и трехмерной  графики. Естественно, что такие графические операции они выполняют намного быстрее основного МП.

Особенности архитектуры цифровых процессоров обработки сигналов обусловлены спецификой программ, по которым им приходится работать:

- программы выполняются, как правило, в реальном масштабе времени по мере поступления входного сигнала, что придает критическую важность вопросам повышения быстродействия;      

- программы содержат много логических и особенно арифметических операций и практически не содержат программ перехода;

- происходит постоянный и быстрый ввод/вывод данных, зачастую в аналоговой форме;

-  программы относительно короткие и достаточно редко изменяются, зачастую остаются неизменными на протяжении всего срока эксплуатации процессора.

Из этого проистекают такие особенности архитектуры:

- в процессорах цифровой обработки сигналов очень часто используется так называемая Гарвардская архитектура  с раздельными блоками памяти для хранения программ и данных, они могут иметь разную разрядность, к ним происходит обращение по разным командам;

- большая (иногда нестандартная) разрядность обрабатываемых данных – 16, 24, 32, 48, 64, 128, что позволяет увеличить диапазон обрабатываемых чисел без применения формата с плавающей запятой или обрабатывать по несколько чисел одновременно;

- блоки, предназначенные для ускорения выполнения команды умножения – сдвиговые регистры, матричные умножители;

- память команд и данных на самом кристалле процессора;

- возможность параллельного выполнения нескольких операций одновременно, например ввода/вывода и арифметических команд;

- все команды имеют одинаковую длину и выполняются за одинаковое время, что позволяет использовать счетчик команд для отсчета временных интервалов.

Все  эти  особенности  архитектуры  проявляются  в таких процессорах,  как  аналого-цифровой  процессор  КР1813ВЕ1, процессоры  серии  TMC320  фирмы Texas Instruments [20], DSP фирм Motorola и др.

Рассмотрим устройство и работу отечественного цифрового процессора обработки сигналов КР1813ВЕ1 (он является расширенным функциональным аналогом схемы i2920 компании Intel, которая первоначально создавалась для использования в аппаратуре голосовой  связи). Цифровой процессор обработки сигналов КР1813ВЕ1  содержит законченную микропроцессорную систему со всеми обычными элементами: ОЗУ, ПЗУ, АЛУ, а также АЦП и ЦАП для ввода и вывода аналоговых сигналов (рис. 4.3).

 

Рис. 4.3. Структурная схема ЦПОС

 

Кроме этого, введены системы команд программного цикла с возможностью организации последовательного цифрового ввода/вывода.

Аналого-цифровой преобразователь  работает по методу последовательных приближений, его разрядность – 8, за одну команду определяется один разряд числа.

Статическое оперативное запоминающее устройство  является двухпортовым, т.е. из него могут одновременно выбираться два операнда – A и B. Разрядность чисел, хранимых в ОЗУ – 24 числовых разряда и один знаковый.

Перепрограммируемое постоянное запоминающее устройство с ультрафиолетовым стиранием (ППЗУ) содержит набор команд.

В цифроаналоговый регистр  помещается результат аналого-цифрового преобразования и оттуда берутся данные.

Арифметико-логическое устройство выполняет операции: сложение, вычитание, запись, исключающее ИЛИ, логическое И, нахождение знака и абсолютной величины. Команды сложения вычитания  и  загрузки  могут быть  условными. Признак  условной  команды – соответствующая  команда  в  аналоговом  поле  команд. Другие  условные команды –  переход  на  начало  программы  и на 32 адреса вперед.

Устройство сдвига МУ обеспечивает сдвиг вправо на 13 разрядов, вправо на один разряд и сдвиг влево на один разряд.

Команды выбираются группами по четыре, аналоговые и цифровые части команды выполняются параллельно, все это увеличивает быстродействие. Быстродействия данного процессора цифровой обработки сигнала достаточно, чтобы производить практически любые преобразования с сигналами звукового диапазона частот (до 16 кГц).

Система команд аналого-цифрового микропроцессора является типичной для ЦПОС и оптимизированной для решения типичных задач цифровой обработки сигналов: цифровой фильтрации, дискретного преобразования Фурье и пр. Другой ее особенностью является использование принципов архитектуры процессоров с длинным командным словом VLIW – кодирование в одной ассемблерной команде нескольких операций, которые одновременно выполняют несколько блоков – арифметико-логическое устройство, устройства сдвига  и аналоговая часть микропроцессора.

Более сложную структуру и большие возможности имеют цифровые процессоры обработки сигналов фирмы Texas Instruments.

Невозможно подробно описать все ЦПОС этого семейства, поэтому кратко приведем особенности двух серий процессоров. Первый процессор семейства TMS320C10 является 16-разрядным процессором. Его адресное пространство составляет 4 К 16-разрядных слов памяти программ и 144 шестнадцатиразрядных слов памяти данных, длительность командного такта процессора составляет 160…200 нс.  В основу микропроцессора положена модифицированная гарвардская архитектура. Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратный  умножитель MULT,  устройство  сдвига  SHIFTER,  аппаратную поддержку автоинкремента – декремента  адресных  регистров  данных ARO, AR1.

С внешними устройствами процессор взаимодействует через восемь 16-разрядных портов ввода/вывода. Предусмотрена возможность обработки внешнего прерывания. Другие микропроцессоры данного семейства имеют аналогичную архитектуру и отличаются длительностью командного такта, конфигурацией памяти, наличием (или отсутствием) дополнительных периферийных устройств.

Результатом дальнейшего развития семейства цифровых процессоров обработки сигналов компании Texas Instruments является процессор принципиально новой архитектуры  TMS320C80. Процессор ориентирован на применения, связанные с высокопроизводительной цифровой обработкой сигнала в самых широких областях науки и техники. МП TMS320C80 объединяет в одной микросхеме пять полнофункциональных процессоров, четыре из которых – улучшенные цифровые процессоры обработки сигналов (Advanced Digital Signal Processor). Их архитектура  ориентирована на реализацию алгоритмов цифровой обработки сигналов. Каждый ADSP позволяет выполнить за один командный такт несколько RISC-подобых операций. Пятый процессор, главный Master Processor (МР), представляет собой 32-разрядный RISC-процессор с высокопроизводительным вычислителем с плавающей точкой. В дополнение к процессорному ядру на кристалле размещены:

· контролер обмена Transfer Controller (TC) – интеллектуальный контролер ПДП, поддерживающий интерфейс с DRAM и SRAM;

· видеоконтроллер Video Controller (VC);

· система контроля и отладки – порт JTAG (IEEЕ 1149.1);

· 50 Кбит SRAM.

Выпускается также упрощенный вариант микропроцессора TMS320C82, который отличается меньшим объемом памяти, количеством сигнальных процессоров ADSP (2), отсутствием видеоконтроллера и соответственно меньшей стоимостью. Суммарная производительность ЦПОС TMS320C80 на регистровых операциях достигает 2 млрд RISC-подобных команд в секунду. Благодаря столь высокой производительности ЦПОС TMS320C80 может заменить при реализации ряда приложений более 10 высокопроизводительных МП общего назначения. Пропускная способность шины ЦПОС TMS320C80 достигает в потоке данных 2,4 Гбайт/с  и в потоке инструкций 1,8 Гбайт/с.

Ниже приводятся основные характеристики ЦПОС TMS320C80:

· тактовая частота 40 или 50 МГц.

· производительность свыше 2 млрд операций в секунду;

· четыре 32-разрядных ADSP- процессора;

· 32-разрядный главный RISC-процессор с вычислителем с плавающей точкой;

· 50 Кбайт статической памяти SRAM на кристалле;

· 64-разрядный контроллер обмена с динамическим конфигурированием шины на обмен 64-х, 32-х, 16- и 8-разрядными словами;

· режим ПДП к 64-разрядному SRAM, DRAM;

· 4-Гбайтный объем адресного пространства;

· видеоконтроллер;

· 4 внешних прерывания;

· встроенные средства внутрисхемной эмуляции;

· напряжение питания 3,3 В;

· около 4 млн транзисторов на кристалле;

· 0,5/0,6 КМОП-технология;

· 305-контактный корпус PGA

    Рассмотренные универсальные микропроцессоры и ЦПОС применяются в сложных уникальных устройствах, разработкой которых занимаются большие коллективы специалистов. Для решения задач автоматизации технологических процессов больший интерес представляют однокристальные микроконтроллеры.