Альтернативные функции выводов порта В

Альтернативные функции выводов порта В следующие:

 

· OC 2/ PWM 2, Бит 7. Вывод сравнения выхода таймера/счетчика 2 (ОС2) или PWM выход таймера/счетчика 2. Для выполнения этих функций вывод должен быть сконфигурирован как выход.

· OC 1 B / PWM 1 B, Бит 6. Вывод сравнения выходаВ таймера/счетчика 1 (ОС1В) или PWM выход В таймера/счетчика 1. Для выполнения этих функций вывод должен быть сконфигурирован как выход.

· OC 1 A / PWM 1 A, Бит 5. Вывод сравнения выходаА таймера/счетчика 1 (ОС1А) или PWM выход А таймера/счетчика 1. Для выполнения этих функций вывод должен быть сконфигурирован как выход.

· OC 0/ PWM 0, Бит 4. Вывод сравнения выхода0 таймера/счетчика 1 (ОС0) или PWM выход таймера/счетчика 0. Для выполнения этих функций вывод должен быть сконфигурирован как выход.

· MISO - PORTB, Бит 3. Выход данных в режиме ведущего, выход данных в режиме ведомого. Если устройство определено как ведущий, этот вывод является входом, независимо от установки бита DDB3. Если устройство определено как ведомый, направление данных на этом выводе управляется битом DDB3. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB3. Подробности см. в описании SPI порта.

·   MOSI - PORTB, Бит 2. Выход данных в режиме ведущего, вход данных в режиме ведомого. Если устройство определено как ведомый, этот вывод является входом, независимо от установки бита DDB2. Если устройство определено как ведущий, направление данных на этом выводе управляется битом DDB2. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB2. Подробности см. в описании SPI порта.

· SCK - PORTB, Бит 1. Выход тактового сигнала в режиме ведущего, вход тактового сигнала в режиме ведомого. Если устройство определено как ведомый, этот вывод является входом, независимо от установки бита DDB1. Если устройство определено как ведущий, направление данных на этом выводе управляется битом DDB1. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB2. Подробности см. в описании SPI порта.

· SS# - PORTB, Бит 0. Вход выбора режима порта SPI, активный низкий уровень сигнала на этом входе определяет устройство как ведомый порт SPI. Если устройство определено как ведомый, этот вывод является входом, независимо от установки бита DDB0. Если устройство определено как ведущий, направление данных на этом выводе управляется битом DDB2. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB2. Подробности см. в описании SPI порта.

 

Порт С. Порт С представляет собой8-разрядный выходной порт. Кроме основной функции выводы порта С выполняют альтернативную функцию при работе с внешней памятью данных. В этом режиме через линии порта С выводится старший байт адреса внешней памяти.

 

Рисунок 3.3 – Регистр данных порта С – PORTC

 

Порт D. ПортD является8-разрядным двунаправленным портом ввода/вывода, оснащен встроенными нагрузочными резисторами.

Взаимодействие с портом D осуществляется через три расположенных в пространстве ввода/вывода (памяти данных) регистра: регистр данных - PORTD $12($32), регистр направления данных - DDRD $11($31) и регистр входных данных - PIND $10($30). Регистр входных данных обеспечивает возможность только чтения, регистры данных и направления данных обеспечивают возможность и чтения и записи.

 

Таблица 3.4 – Дополнительные  функции выводов порта D

Вывод порта	Дополнительная функция
PD0	INTO - Вход внешнего прерывания 0
PD1	INT1 - Вход внешнего прерывания 1
PD2	INT2 - Вход внешнего прерывания 2
PD3	INT3 - Вход внешнего прерывания 3
PD4	IC1 - Вход триггера захвата Таймера/счетчика 1
PD6	Т1 - Вход тактового сигнала Таймера/счетчика 1
PD7	Т2 - Вход тактового сигнала Таймера/счетчика 2

 

Выходные буферы выводов порта D обеспечивают втекающий ток до 20 мА. Если выводы PD0 - PD7 используются в качестве входов и внешним сигналом удерживаются на низком уровне, то вытекающий ток обеспечивается подключением нагрузочных резисторов. Выводы порта D могут выполнять альтернативные к основной функции, представленные в табл.3.4.

При использовании выводов порта для альтернативных функций, их функционирование определяется установками регистров DDRD и PORTD.

 

 

Рисунок 3.4 – Регистр данных порта D – PORTD

 

PIND не является регистром в полном смысле слова, обращение по этому адресу обеспечивает чтение логического состояния на каждом выводе порта. При чтении регистра PORTD читаются состояния защелок данных порта D, а при чтении PIND читаются непосредственно логические состояния на выводах.