Память с чередованием адресов

Физически память вычислительной системы состоит из нескольких модулей (бан­ков), при этом существенным вопросом является то, как в этом случае распределе­но адресное пространство (набор всех адресов, которые может сформировать про­цессор). Один из способов распределения виртуальных адресов по модулям памяти состоит в разбиении адресного пространства на последовательные блоки. Если память состоит из n банков, то ячейка с адресом i при поблочном разбиении будет находиться в банке с номером i/n. В системе памяти с чередованием адресов (inter­leaved memory) последовательные адреса располагаются в различных банках: ячей­ка с адресом i находится в банке с номером i mod n. Пусть, например, память состо­ит из четырех банков, по 256 байт в каждом. В схеме, ориентированной на блочную адресацию, первому банку будут выделены виртуальные адреса 0-255, второму - 256-511 и т. д. В схеме с чередованием адресов последовательные ячейки в первом банке будут иметь виртуальные адреса 0, 4, 8, … во втором банке — 1, 5, 9 и т. д.

Распределение адресного пространства по модулям дает возможность одновре­менной обработки запросов на доступ к памяти, если соответствующие адреса от­носятся к разным банкам. Процессор может в одном из циклов затребовать доступ к ячейкеi, а в следующем цикле - к ячейке j. Еслиi и j находятся в разных банках, информация будет передана в последовательных циклах. Здесь под циклом пони­мается цикл процессора, в то время как полный цикл памяти занимает несколько циклов процессора. Таким образом, в данном случае процессор не должен ждать, пока будет завершен полный цикл обращения к ячейкеi. Рассмотренный прием позволяет повысить пропускную способность: если система памяти состоит из достаточного числа банков, имеется возможность обмена информацией между про­цессором и памятью со скоростью одно слово за цикл процессора, независимо от длительности цикла памяти.

 

Тайминг памяти

Тайминги - временные задержки сигнала. Тайминги измеряют в наносекундах (нс). Мера таймингов – такт. В описании оперативной памяти они указываются в виде последовательности чисел (CL5-5-4-12 или просто 9-9-9-24), где по порядку указываются следующие параметры: CAS Latency – задержка между командой чтения и доступностью к чтению первого слова. RAS to CAS Delay (RCD) - задержка между сигналами RAS (Row Address Strobe) и CAS (Column Address Strobe), этот параметр указывает интервал между доступами на шину контроллером памяти сигналов RAS# и CAS#. RAS Precharge Time (RP) – время повторной выдачи (период накопления заряда) сигнала RAS# – через какое время контроллер памяти будет способен снова выдать сигнал инициализации адреса строки. DRAM Cycle Time Tras/Trc – суммарный показатель быстродействия модуля памяти Если в описании указан только один параметр CL8, то она означает только первый параметр – CAS Latency. Многие материнские платы, при установке на них модулей памяти, устанавливают для них не максимальную тактовую частоту. Одна из причин – это отсутствие прироста производительности при повышении тактовой частоты, ведь при повышении частоты повышаются рабочие тайминги. Конечно, это может повысить производительность в некоторых приложениях, но и понизить в других, а может и вообще никак не повлиять на приложения, которые не зависят от задержек памяти или от пропускной способности. Для примера. Модуль памяти Corsair установленный на материнскую плату M4A79 Deluxe будет иметь такие тайминги: 5-5-5-18. Если увеличить тактовую частоту памяти до DDR2-1066, тайминги увеличатся и будут иметь следующие значения 5-7-7-24. Модуль памяти Qimonda при работе на тактовой частоте DDR3-1066 имеет рабочие тайминги 7-7-7-20, при увеличения рабочей частоты до DDR3-1333 плата устанавливает тайминги 9-9-9-25. Как правило, тайминги прописаны в SPD и для разных модулей могут отличаться. Модуль памяти A-Data с тактовой частотой DDR3-1333 устанавливает тайминги 9-9-9-24, при понижении рабочей частоты до DDR3-1066 тайминги уменьшаются всего лишь до значений 8-8-8-20.