Послідовний регістр (зсувний)

- це регістр, що виконує зрушення подвійної інформації вліво або вправо, залежно від керуючих сигналів.

Послідовний регістр побудований на Д-тригерах із синхросигналом, з'єднаних послідовно таким чином, що вихідний сигнал зі старшого розряду регістра надходить на інформаційний вхід наступного молодшого розряду регістра.

Всі тригери управляються синхросигналом. Таке з'єднання Д-тригерів забезпечує зрушення інформації в регістрі вліво.

Регістр установлюється в стан «0» інформаційним сигналом («уст.0»). На вхід Д подається двійкова інформація. Нехай регістр перебував у нульовому стані. На вхід Д подамо сигнал «1», синхросигнал установить тригер 1 у стан «1», а інші залишаться без зміни в нульовому стані (100). На вхід Д подамо наступний сигнал «0», наступний синхросигнал установить тригер 1 у стан «0», а його попередній стан буде передано тригеру 2. Регістр установиться в стан «010» і т.д.

УГЗ

V - Запис R - Скидання T - Синхросигнал D1-D8 - Інформаційні входи

 

Тимчасові діаграми регістра

Паралельного

Послідовного

Універсальний регістр

Універсальний регістр із логікою забезпечує одержання будь-якого типу регістра (зрушення інформації вліво й вправо).

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

Ткз №3

 

Лекція №12 Дешифратор

Мета: Вивчити призначення роботу та будову дешифраторів і шифраторів

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

Дешифратор

Дешифратор – це комбінаційна схема (побудована на логічних елементах И), що містить входів й -виходів, що перетворить n-розрядне двійкове число у відповідний керуючий сигнал, що виникає тільки на одному з його виходів, у той час як на інших виходах сигнал відсутній.

Класифікація

1. по способі організації дешифрації слова

· одноступінчасті (лінійні)

· багатоступінчасті (прямокутні й пірамідальні)

2. по типі використовуваних елементів

· діодні

· транзисторні

· магнітні

УГЗ

Семисегментний дешифратор

Функціональна схема калькулятора

Десяткова інформація із клавіатури переводиться у двоїчно-десятковий код за допомогою шифратора. Вийшла зі ЦП 2-10 інформація переводиться дешифратором у спеціальний код семисегментного індикатора.

Таблиця стану

			a	b	c	d	e	f	g

 

Матричний або лінійний дешифратор

Перемикальні функції дешифратора:

Матричний дешифратор - одноступінчастий дешифратор, тому що при їхній побудові використають кон’юнктори, число входів яких дорівнює розрядності вхідного слова.

Прямокутний дешифратор

Прямокутний дешифратор - дешифратор, у якому існує східчаста дешифрація, тобто дешифрируєме слово розбивається на групи розрядів, і кожна з них дешифрирується матричним дешифратором. На другому щаблі дешифратора, що може бути кінцевим або проміжним, утвориться добуток сигналів, які надходять із першого щабля.

Пірамідальні дешифратори практично не використаються, тобто будуються на двухвходових елементах І та мають внаслідок цього громіздку структуру й низьку швидкодію.

Шифратор

Шифратор - вузол ЕОМ, що перетворить унітарний код у деякий позиційний код.

Якщо вхідний сигнал двійковий, то шифратор називається двійковим, якщо восьмеричний - восьмеричним.

УГЗ

Таблиця стану для 10-входів

Вхід	Д в о	ї ч н	и й в и	х і д

 

Перемикальні функції:

Функціональна схема

 

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

 

Лекція №13 Лічильник

Мета: Вивчити призначення та роботу лічильника який додає і який віднімає

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

 

Лічильник - функціональний вузол ЕОМ, призначений для підрахунку числа вхідних сигналів, для тимчасового зберігання цього коду числа, для перетворення безперервного сигналу в набір керуючих сигналів для розподілу частоти вхідного сигналу.

Класифікація

1. по призначенню (залежно від зв'язку між тригерами)

· прямого рахунку (додавання)

· зворотного (вирахування)

· реверсивні

· дільники частоти - двотактний тригер, включений у рахунковому режимі

2. по побудові

· с послідовним переносом

· з наскрізним

· с груповим

3. по способі організації рахунку

· асинхронні (перемикання тригерів відбувається послідовно в часі)

· синхронні (перемикання тригерів відбувається одночасно або паралельно в часі)

УГЗ

Загальні параметри лічильника

1. коефіцієнт рахунку – кількість станів лічильника. Це число залежить від розрядності лічильника й наявності зворотних зв'язків. Коефіцієнт може бути знайдений і при відсутності зворотних зв'язків по: , де n- розрядність лічильника;

2. розрядність - максимальне число, що може зберігати лічильник;

3. розв'язна здатність - мінімальний час між двома сигналами, які фіксує лічильник;

4. інформаційна ємність - максимальне число сигналів, що може бути підраховано лічильником (дорівнює коефіцієнту рахунку).

Підсумовуючий лічильник

Працює за принципом підсумовування імпульсів, які приходять на вхід. Будується на Т-тригерах. Т-тригер називається рахунковим тригером, що має один керуючий вхід, R – вхід установки «0» і два входи й Q. Якщо Т=0, то тригер зберігає попередній стан, а перехід з 0 в 1 відбувається при Т=1. Перемикання кожного наступного тригера в схемі лічильника можливо тільки в тому випадку, якщо всі попереднього тригера молодших розрядів перебувають у стані «1».

У початковий момент сигналом установки нуля тригера встановлюються в нульовий стан. У момент на вхід лічильника надходить перший імпульс і тригер переходить у стан 1. На прямому виході передачі сигналу не буде, отже тригери залишаться в нульовому стані. У момент тригер переходить зі стану «1» в «0», а на його виході з'явиться сигнал передачі «1» у тригер . У момент тригер перейде в одиничний стан, а тригер збереже попередній стан, тобто лічильник установиться в стан 011(3)... Максимальне число, що може записати цей лічильник буде 111(7).

Таблиця стану

Вхід		Виходи

 

Тимчасова діаграма

Лічильник, що віднімає

 

Зворотний рахунок лічильника здійснюється із приходом кожного тактового імпульсу, тобто вихідне значення буде зменшуватися на 1.

З'єднання здійснюється по інверсних виходах тригерів. Перший імпульс установить усе тригера в одиничний стан.

Реверсивний лічильник

Побудований на JK-тригерах і на елементах І-АБО-НІ. Працює в режимі додавання й вирахування.

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

 

Лекція №14 Суматори

Мета: Вивчити призначення та роботу суматора та півсуматора

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

Суматори - функціональна схема арифметичного підсумовування чисел.

Класифікація

1. по системі числення

· двійкові

· десяткові

· двоїчно-десяткові

2. по елементній базі

· комбінаційні (побудовані на логічних елементах)

· нагромаджуючі (побудовані на тригерах)

3. по способі обробки чисел з різними способами передачі одиниці переносу

· послідовні

· паралельні

· послідовно-паралельні

Напівсуматор - пристрій для підсумовування двох однорозрядних двійкових чисел.

УГЗ

х, у - два доданки

S - сума

Р - одиниця переносу

Таблиця стану

вхід   вихід   Х У Р S

Перемикальні функції:

Таблиця істинності створює логікові роботи напівсуматора й дає можливість скласти рівняння для суми S і переносу Р (перемикальні функції).

Суматор відрізняється від напівсуматора тим, що можна скласти три однорозрядних двійкових числа, що дозволяє враховувати одиницю переносу від попереднього розряду.

УГЗ

вихід переносу

значення переносу із сусіднього молодшого розряду

 

Таблиця стану

Запишемо перемикальні функції в ДДНФ для

 

- після використання формули де-Моргана будуємо функціональну схему для суматора:

Часова діаграма:

Послідовні суматори

Послідовні суматори – це суматори, які дозволяють виконувати або здійснювати порозрядне додавання двох чисел починаючи з молодших розрядів до старших.

Сигнал переносу враховується в наступний момент переносу, а до цього запам'ятовується в елементі затримки.

Паралельний суматор

Паралельний суматор - це суматор, у якому розряди що складають х и в уводяться на всі входи суматорів при наявності синхросигнала. Утворення сигналу S у кожному розряді залежить від наявності одиниці переносу в попередньому розряді.

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

ТКЗ №4

Лекція №15 Схеми порівняння

Мета: Вивчити призначення та побудову схем порівняння

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

Арифметикологические операції в ЕОМ містять у собі порівняння двох чисел по модулю, знаку й порядку.

Розглянемо порівняння двох однорозрядних чисел по всіх видах операцій

Таблиця стану

аргумент		функція

Рівняння

Функціональна схема:

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

 

Лекція №16 Перетворювачі кодів

Мета: Вивчити призначення та будову перетворювача кодів

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

Перетворювачі кодів – це вузли ЕОМ, на виході яких в залежності від знака числа може бути отримане двійкове число, як в прямому, так і у зворотному чи додатковому кодах.

УГЗ:	Таблиця стану для перетворення з прямого коду у зворотній:   X W Y

 

Перемикальна функція:

Функціональна схема перетворювача:

 

Код КОИ 7, КОИ 8

Алфавіт становить сукупність елементарних символів, за допомогою яких мовою записуються програми. Стандартний алфавіт містить:

" Графічні символи (прописні й малі літери, арабські цифри, обмежники,:;() 94);

" Керуючі символи 33.

Для передачі даних використають 7-розрядний код. Щоб мати можливість представити в цифрових машинах інформацію, виражену символами алфавіту, необхідно самі символи закодувати певними наборами двійкових цифр. В ЕОМ застосовують системи засновані на поданні символів 7-розрядними кодами (КОИ-7) і 8-розрядними (КОИ-8).

Способи кодування на стор.48 табл. 2.1:

У КОИ-7 - символи розташовані по трьох кодових таблицях: КОИ-7Н0, КОИ- 7Н1, КОИ-7 С1.

КОИ-7Н0 - букви російського алфавіту + спеціальні символи;

КОИ-7Н1 - букви латинського алфавіту + спеціальні символи;

КОИ-7С1 - додаткові керуючі символи.

Для однозначності кодування графічних символів, якщо використається табл.КОИ-7Н0, перед групою символів посилає код "ВХ" або нічого, якщо КОИ-7Н1, то код символу "ВЫХ", для КОИ-7С1 - символ "АР2".

П-д: буква а відповідає коду в табл. КОИ-7Н0 - 1000001.

У КОИ-8 позиції двійкових цифр пронумеровані в КОИ-7 відповідає 1 для табл. КОИ-7Н0 і КОИ-7С1, а 0 для КОИ-7Н1.

Перевагою КОИ-8 у порівнянні з КОИ-7 є наявність єдиної кодової таблиці й можливість кодування до 256 символів, а не повторювати кодування однакових стовпців 0-3 таблиць КОИ-7Н0 і КОИ-7Н1.

Коди для виявлення й виправлення помилок

Коди для виявлення й виправлення помилок - служать для контролю правильності передачі інформації між пристроями й усередині будов машини, а також для контролю всього процесу обробки інформації на машині.

Код - сукупність символів, за допомогою яких відображається інформація.

Вимоги до коду:

1. Код повинен виявляти найбільше що часто зустрічаються види помилок;

2. Заданий ступінь виявлення помилки повинна досягатися мінімальним числом контрольних розрядів;

3. Процедура кодування повинна бути простій і швидкої.

Код Хемминга

Код Хемминга - код що дозволяє виявити й виправити одиночні помилки в переданих числах.

Код складається з: m позицій, використовуваних для передачі інформації й k- як контроль (перевірки). Кожен контрольний розряд закріплюють за певною групою. Перед подачею числа в контрольні розряди записуються символи 0 або 1, залежно від парності кожної групи.

12 11 10 9 8 7 6 5 4 3 2 1

К4 К3 К2 К1

При контролі правильності прийому n- розрядного числа (12=n) виконується 4 перевірки на парність.

Після передачі числа в прийомному пристрої виробляється k перевірок на парність всіх k контрольних груп. Після кожної перевірки в спеціальний регістр помилок записуються нулі, якщо результат перевірки свідчить про відсутність помилок, і одиниці, якщо результат свідчить про наявність помилки. Отримана послідовність нулів й одиниць утворить двійкове число, що повинне вказувати номер позиції (розряду) з перекрученим символом. При відсутності помилки в цій комбінації будуть записані тільки нулі.

Утворення контрольних груп:

Перша група (перевірка) охоплює всі позиції коду, номер яких у двійковій системі має 1 у першому розряді (1,3,5,7,9,11,13,...)

Друга перевірка - включає позиції, номер яких має одиницю в другому розряді (2,3,6,7,10,...) і т.д.

П-д: Принцип визначення помилки при передачі числа в коді Хемминга. Нехай передається число 1011 (11). Це число перетвориться в 7-розрядний коригувальний код: 7 6 5 4 3 2 1

1 0 1 1

К3 К2 К1

Контрольні розряди автоматично записуються при формуванні переданого коду відповідно до правила перевірки на парність

Розрахуємо код прийнятої комбінації без перекручування символів:

Припустимо, що при передачі числа був перекручений один із символів. Визначимо номер розряду перекрученого символу в прийнятому числі. Для цього зробимо три перевірки на парність (при перевірці враховуються й контрольний розряд):

Одержимо перевірочне число 111=7. Щоб виправити помилку, необхідно символ в 7 розряді інвертувати. Процес виправлення помилок виробляється автоматично.

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

 

Лекція №17 Мультиплексори та демультиплексори

Мета: Вивчити призначення та роботу мультиплексора та демультиплексора

Хід уроку

І Повідомлення теми та мети уроку

ІІ Загальна частина уроку

Мультиплексори

Це вузли перетворюючі паралельні цифрові коди у послідовні. Мультиплексом має декілька інформаційних входів, синхронний вхід та один вихід. Число інформаційних входів та адресних пов’язані співвідношенням:

Подаючи на адресні входи інформаційні входи – можна передавати паралельні коди (4-х розрядні) з цих входів на вихід у послідовному коді.

Таблиця стану для чотирьох розрядного мультиплексора:

Перемикаюча функція для виходу буде мати наступний вигляд:

Кли необхідно передати на вхід Багато розрядні вхідні данні у паралельній формі, використовується паралельне вмикання мультиплексорів, таке обєднання має назву мультиплекс орне дерево.

Демультиплексори

Це вузли, які здійснюють перетворення інформації з послідовної форми у паралельну. Він має один інформаційний вхід та декілька виходів.

Таблиця стану

Перемикаюча функція для виходу має вигляд:

Програмуємі логічні матриці

Велика розрядність мікрокоманд приводить до необхідності використання великого обсягу памяті мікрокоманд (ПМК). Ефективним способом економії обсягу ПМК вважається використання ПЛМ – інтегральних комбінаційних логічних схем. Структура ПЛМ складається у вигляді 2-х матриць: матриці адрес та даних, за допомогою яких здійснюється перетворення n –розрядного входного коду в m – розрядний вихідний сигнал.

Програмування матриць складається в усуненні непотрібних зв’язків за допомогою фотошаблонів чи вижигання. ПЛМ можна реалізовувати необхідні перемикаючі функції, які задають закон функціонування керуючого мікро програмного автомата.

ІІІ Заключна частина уроку

Підведення підсумків та завдання домашнього завдання

 

Лекція №18 Контрольна робота

Мета: Перевірити знання з основ дискретної автоматики

Обладнання: дидактичний матеріал

Адміністраторська контрольна робота

Спеціальність: „Обслуговування верстатів з ЧПУ та РКТ”

Варіант №1

1. Програмна модель мікропроцесора і8080 (призначення регістрів).

2. Описати призначення, склад та роботу мікросхеми генератора тактових імпульсів

3. Пряма адресація. Навести приклад.

4. Записати команди для виконання наступних завдань та коментар для них:

- передати дані з регістра Сl у регістр ВL. До виконання команди регістр ВL містить число 101011111, а СL-00001111;

- додати вміст двох регістрів: BL i CL. До виконання команди вміст регістрів:BL=01110111,CL=11110001. Записати значення прапорців.

 

 

Адміністраторська контрольна робота

Спеціальність: „Обслуговування верстатів з ЧПУ та РКТ”

Варіант №2

1. Структурна схема мікропроцесора і8086 її складові та принцип роботи.

2. Описати призначення, склад та роботу мікросхеми контролера системної шини.

3. Регістрова адресація. Навести приклад.

4. Записати команди для виконання наступних завдань та коментар для них:

- переслати вміст комірки памяті DS:[100EH] у регістр CX та здійснити обмін двох регістрів CX i BX;

- виконати віднімання вмісту комірки памяті з адресоюES:2002H та числа 40Н з урахуванням позики від попередньої операції

 

Адміністраторська контрольна робота

Спеціальність: „Обслуговування верстатів з ЧПУ та РКТ”

Варіант № 3

1. Програмна модель мікропроцесора і8086 (призначення регістрів).

2. Описати призначення, склад та роботу мікросхеми арбітра шин.

3. Непряма адресація. Навести приклад.

4. Записати команди для виконання наступних завдань та коментар для них:

- завантажити сегментний регістр початковим значенням 4000Н. (примітка: щоб завантажити сегментний регістр будь-яким значенням, треба записати його у РЗП, а потім передати у сегментний регістр);

- виконати команду ділення подвійного слова, що зберігається у регістрах BX,AX, на слова в регістрі DX.

 

 

 

ІІ семестр

2 часть

Вступление. Общие принципы построение микропроцессорных систем (МПС)

МПС называют информационно - вычислительных средств, туда входит один или несколько микропроцессов (МП).

На основе МПС реализуют микрокомпьютеры, ПК, информационные сети и т.д

МПС состоит из:

1) Процессор, который выполняет основные функции управления и обработку информации.

2) Запоминающее устройство – предназначенные для хранения программ и данных.

3) Устройство ввода – вывода, которые обеспечивают взаимосвязь с внешними устройствами.

Структурная схема МПС.

 

ША

ШУ

ШД

ЦП – центральный процессор

RAM – оперативная память

КПП – контролер прикладн. программ

ПУ – периферийное устройство

Организация шин

Шина – это информационный канал, который объединяет все функциональные блоки МПС и обеспечивает обмен данными в виде двоичных чисел.

Конструктивно шина представляет собой n – проводников и один общий проводник (земля). Данные по шине передаются в виде слов – группы бит.

Все блоки МПС соединены с единой параллельной шиной (это шина, в которой n – бит информации передается по отдельным линиям одновременно), которая называется системна шина.

Системная шина содержит ША, ШУ, ШД

ША – является однонаправленной, она предназначена для передачи адреса ячейки памяти или устройство ввода – вывода (увв).

 

ШД – является двунаправленной. Она предназначена для передачи данных между блоками МПС.

 

ШУ – предназначена для передачи управляющих сигналов, хотя направления управляющих сигналов может быть разной, ШУ не является двунаправленной, и т. к для сигналов разного направления используется отдельные линии.

 

Лекция №1 Архитектура микропроцессора (МП)

Определяет составные части и взаимодействия между ними.

Архитектура включает в себя:

1) Структурная схема МП

2) Программная модель МП (описание, функции регистров).

3) Информация об организации памяти (способы адресации памяти и ёмкости).

4) Описание организации процедур ввода – вывода.

Существует 2 типа архитектур

1) Фоннеймановская, особенностью, которой является то, что программы и данные находятся в общей памяти, доступ к которой осуществляется по одной шине.

2) Гарвардская, особенность заключается в том, что память данных и память программ разделены и имеют одну шину данных и одну шину команд, что повышает быстродействие микропроцессора.

Процессор – это основная часть, компьютера, которая интерпретирует и выполняет команды, т.е реализует процесс обработки данных.

Процессор, который выполняет в вычислительной системе основные функции наз. Центральным (ЦП).

Специализированный процессор, который предназначенный для управления внешнего устройство называется контролером.

Процессор состоит из устройства управления (УУ), арифметика – логического устройства (АЛУ) и блока интерфейса (для объединения с внешней средой).

Внешняя среда – память и периферийное устройство.

 

АЛУ имеет универсальный двоичный комбинационный сумматор, регистр для временного хранения двух операндов (данные, числа) и результата операции, а также флаговый регистр.

В РЗУ (регистра – запоминающее устройство) хранятся начальные результаты, адресат данных, константы, которые необходимы в процессе выполнения команд.

УУ – последовательно считывает коды команд с памяти и размещает его регистры команд.

БУ (блок управления) – существуют аппаратные микропрограммные и комбинированные.

Аппаратные построены на основе схемной логики.

Микропрограммные – программной логики.

Комбинированные – используют оба способа.

Интерфейс – это совокупность шин сигналов, вспомогательных микросхем и алгоритмов, предназначенных для обмена информации между устройствами (блоками).

 

Лекция №2 Принципы построение МПС. Память.

 

В основу МПС положено 3 принципа:

1) Принцип магистральности – определяет характер связей между функциональными блоками МПС.

2) Принцип модульности – состоит в том, что система строится на основе ограниченного количества типов конструктивно и функционально законченных модулей. В каждый момент времени к системной шине МПС подсоединено лиш 2 модуля передаючих и принимающий информацию

3) Принцип микропрограмного управления – состоит в возможности осуществления элементарных операций - микрокоманд (команды сдвига, пересылок информации и логических операций).

 

Память.

Постоянно – запоминающее устройство (ПЗУ) и оперативное запоминающее устройство (ОЗУ) образуют систему памяти, предназначения информации в виде двоичных чисел.

ПЗУ предназначено для хранения программ управления, констант, таблиц; ОЗУ – для хранения промежуточных результатов вычисления.

Для (вр) обращения к ячейки памяти необходимо выдать её адрес на ША.

Память состоит из 4 – х типов сегментов по 64 кбайта каждый (не более).

ОЗУ включает в себя первые три четверти памяти, а ПЗУ – ¼ - последнюю часть.

Все ячейки памяти пронумерованы последовательно от 000 до 111.

Структура памяти из восьми однобайтных ячеек.

 

000 5F(16)

Адресация:

Процессор обеспечивает доступ к байтам или словам памяти.

Рассмотрим 1025(10)

Для записи в память необходимо число представить в 16 – ричную систему счисления.

2¹⁰ 2 ⁹ 2⁸ 2⁷ 2⁶ 2⁵ 2⁴ 2³ 2² 2¹ 2⁰

1024 512 256 128 64 32 16 8 4 2 1

0 1 0 1 0 0 0 0 0 0 0 1 ₍₂₎

0401₍₁₆₎

Для этого потребуется 2 байта или 1 слово.

Старшая часть – 04

Младшая часть – 01

Данные в памяти хранятся в обратной последовательности:

Младая часть – по меньшему адресу, старшая – по большему.

 

Сегмент – область памяти которая начинается с любого адреса, красного 16.

Существуют 4 основных сегмента:

1) Сегмент кодов – содержит коды команд, которые будут выполняться сегментным регистром кодов (СS) и указателем команд (IP).

Регистр CS определяет начальный адрес сегмента кодов, а регистр IP – смещение в сегменте (расстояние от начала сегмента до ячейки, в которой находится адрес команды).

2) Сегмент данных.

3) Стековый сегмент.

 

Лекция №3 Однокристальные МП восьмиразрядные i8080.

Структурная (система) схема.

 

A15- 0

D7 - 0

INT

HLOD

REDY

Структурная схема содержит:

Устройство управления (УУ) – генерирует управляющие сигналы для всех облаков схемы.

Дешифратор команд (ДШК) – формирует сигналы для УУ.

Регистр команд (РК) – содержит машинный код команды (8 разрядов).

АЛУ – выполнят арифметика – логические операции над двоичными числами.

Аккумулятор (А) – представляет собой восьмиразрядный регистр, в котором хранится один из операндов, а также результат операции.

Временный аккумулятор (ВА) и временный регистр (ВР) – буферные восьмиразрядные регистры.

Регистр флагов представляет собой 5 или 6 триггеров, которые устанавливаются в единичное или нулевое состояние в зависимости от результата операции, выполненного в АЛУ.

 

 

S – знак

Z – ноль

АС – вспомогательный дополнительный перенос

Р – паритет точности

С – перенос

Мультиплексор (М) – соединяет РОН с системной шиной. Регистры общего назначения (РОН) – всего 6 штук: A, B. C, D, E, K, H, L. В них хранятся данные и промежуточные результаты.

Указатель стека (SP) – 16 – разрядный регистр, в котором хранится адрес выполняемой команды. После выборки из памяти программ очередного байта команды содержимое IP увеличится на 1.

Схема инкремента/ декремента (СИД) – позволяет без участи АЛУ увеличить или уменьшить на единицу содержимое регистра IP, SP, или РОН.

БА – буферный регистр адреса

БД – буферный регистр данных

Схема работает следующим образом: