Одноступенчатые триггерные схемы

Под триггером понимается элемент памяти с двумя устойчивыми состояниями «0» и «1». Триггер можно представить в виде запоминающей ячейки (ЗЯ) и схемы управления (СУ). Схема управления (рис.4.1) осуществляет логическое преобразование информации, поступающей на входы Е ₁... Е_n в выходные сигналы f ₁, f ₂, поступающие на вход ЗЯ. В ряде случаев на вход СУ кроме управляющих сигналов подается сигнал с выхода ЗЯ.

Запоминающая ячейка представляет собой схему, имеющую два выхода , разрешенные сигналы на которых взаимно противоположны. Обычно ЗЯ состоит из двух логических элементов, которые взаимно охвачены обратной связью (см. рис.4.1).

Соотношения между входными f ₁, f ₂ и выходными сигналами для запоминающих ячеек, реализованных на элементах «И-НЕ» и «ИЛИ-НЕ» иллюстрируют таблицы переходов, также представленные на рис.4.1.

в)

 

для базиса «И-НЕ»

		X

 

 

для базиса «ИЛИ-НЕ»

		X

Рис.4.1. Одноступенчатые триггеры: а) – схема представления триггера; б) – реализация запоминающих ячеек; в) – таблицы переходов

Все триггеры можно разделить на асинхронные и синхронные, отличающиеся от асинхронных наличием у СУ еще одного специального входа «С» для синхронизирующих импульсов. Прием новой информации в такой триггер синхронизирован с моментом поступления сигнала на вход «С».

В зависимости от структуры СУ можно получить различные типы триггеров, основными из которых являются: RS, D, DV, JK, T, R, S, E.

Условные обозначения перечисленных типов триггеров представлены на рис. 4.2.

Рис. 4.2. Обозначение основных типов схем триггеров

RS-триггер имеет два логических входа: вход S – установка в «1» и вход R – установка в «0». При отсутствии сигнала логической единицы на обоих входах схемы, состояние триггера не изменяется. Комбинация сигналов S =1; R =1 для данного триггера является запрещенной. Однако при синтезе различного рода автоматов иногда необходимо допустить появление на входе триггера запрещенной комбинации. В зависимости от состояния, в которое устанавливается триггер при действии на его входы запрещенной комбинации, различают E-триггер – состояние не изменяется, R-триггер – сбрасывается в нуль и S-триггер – устанавливается в единицу.

D-триггер имеет один логический вход D, состояние которого с каждым синхронизирующим импульсом передается на выход. Чтобы установить триггер в «1» необходимо при наличии единичного сигнала на входе D подать синхроимпульс. Поступление синхроимпульса при нулевом сигнале на входе D вызывает установку триггера в нуль.

DV-триггер работает аналогично D-триггеру и отличается от него наличием дополнительного входа V, служащего для запрета приема синхронизирующего импульса. Следовательно, при наличии на входе сигнала логической единицы, DV-триггер функционирует как D-триггер. При подаче на вход V логического нуля триггер перестает реагировать на поступление синхроимпульсов и изменение сигнала на входе D.

JK-триггер имеет два логических входа J и K (см. рис.4.2). Для установки триггера в «1» необходимо подать синхроимпульс при наличии на входе J сигнала логической «1», а на входе K – логического нуля. Поступление синхроимпульса при J =0, K =1 приводит к установке триггера в нулевое состояние. В случае наличия сигнала логической единицы на обоих входах триггера J =1, K =1 он изменяет свое состояние по каждому синхроимпульсу. Поступление синхроимпульсов при J =0 и K =0 не вызывает изменение состояния триггера.

Т-триггер имеет один вход и изменяет свое состояние при поступлении на вход Т каждого импульса.

При выбранном типе запоминающей ячейки синтез любого триггера заключается в определении функций f ₁, f ₂ возбуждения ЗЯ и минимизации этих функций в заданном базисе. Функции f ₁, f ₂ одновременно являются и функциями выхода схемы управления (см. рис.4.1), определяющими ее структуру.

Методику отыскания f ₁, f ₂ рассмотрим на примере синтеза асинхронного RS-триггера в базисе "И-НЕ". Схема управления данного триггера имеет два логических входа S и R. При синтезе данной схемы также необходимо предусмотреть возможность наличия обратной связи с выхода Q триггера на вход СУ. Синтез триггера начинается с составления таблицы (см. рис.4.3), отражающей значение каждой из искомых ФАЛ f ₁, f ₂ при любом возможном наборе аргументов S, R, Q данных функций. Значения f ₁, f ₂ для каждого набора аргументов определяют на основании таблицы переходов для соответствующего типа ЗЯ (см. рис.4.1) и алгоритма функционирования синтезируемого триггера. Выбор функций f ₁, f ₂ рассмотрим на примере трех наборов аргументов S, R, Q. При S =0, R =0 изменение состояния триггера происходить не должно. Поэтому на вход ЗЯ необходимо подать комбинацию f ₁=1, f ₂=0, устанавливающую ее в нуль или комбинацию f ₁=1, f ₂=1, не изменяющую состояния ячейки. Следовательно, для набора S =0, R =0, Q =0 функция f ₁ обязательно должна быть равна единице, а f ₂ может принимать любое значение, что отмечено в таблице символом «Х».

 

б)

S	R	Q	f 1	f 2
				X
			X
				X
			X
			X	X
			X	X

Рис. 4.3. Синтез RS-триггера: а) – схема, используемая для синтеза представления RS-триггера; б) – таблица задания функций f ₁, f ₂; в) – минимизация функций методом карт Карно; г) – схема синтезированного триггера

Если до подачи на управляющие входы RS-триггера нулевого сигнала он находился в состоянии «1», то сохранить данное состояние можно при выборе комбинации f ₁=0, f ₂=1, устанавливающей ЗЯ в единицу, или комбинации f ₁=1, f ₂=1, не изменяющей состояния ячейки. Поэтому для набора S =0, R =0, Q =1 функцию f ₂ необходимо положить равной единице, а функцию f ₁ – принимающей любое значение.

Значения функций f ₁, f ₂ для всех остальных наборов аргументов определяются аналогичным образом. В тех случаях, когда комбинация входных символов не согласуется с указанным в наборе состоянием триггера, выбирают сочетание f ₁, f ₂, приводящее к изменению сигналов на выходе ЗЯ. Например, подача на вход триггера комбинации S =1, R =0 должна приводить к установке его в единичное состояние. Следовательно, набору S =1, R =0, Q =0 должна соответствовать единственная комбинация функций f ₁=1, f ₂=0.

На основании составленной таблицы легко получить аналитические выражения для каждой из искомых ФАЛ, а, следовательно, и определить структуру СУ синтезируемого триггера. Для минимизации функций f ₁, f ₂ удобно использовать метод карт Карно (см. рис. 4.3). Полученная логическая структура триггера представлена на рис. 4.3.