Синтез арифметико-логічного пристрою з розподіленою логікою

АЛП з розподіленою логікою застосовуються в спеціалізованих та проблемно-орієнтованих ЕОМ. Відрізняються від АЛП інших типів високою швидкодією, але мають досить обмежені функціональні можливості. Структура таких АЛП залежить від операцій, що вони виконують, причому для кожної системи операцій необхідно будувати окремий АЛП.

АЛП з розподіленою логікою складаються з двох функціональних частин (рис. 1.2):

- управляючий пристрій (УП), що забезпечує формування всіх управляючих сигналів;

- операційний пристрій (ОП), забезпечує перетворення інформації та виконує мікрооперації над машинними словами.

Рис. А1.2 – Загальна структура АЛП

Побудова таких АЛУ відбувається за наступними етапами:

1. Для кожної операції будується операційна схема та функціональний мікроалгоритм (Ф-микроалгоритм). Рекомендується обирати такі мікроалгоритми (МА) виконання операцій, що краще сполучаються, тобто вимагають однакового напрямку зсувів в регістрах, однакову розрядність регістрів, одні й ті самі джерела операндів суматорів і таке інше;

2. Обирається розрядність регістрів, лічильників. Виконується логічне моделювання роботи ОП, наприклад, із застосуванням діаграми стану регістрів при виконанні МА з критичними значеннями операндів.

3. Розробляється функціональна та принципова схеми ОП із зазначенням керуючих сигналів для кожного вузла пристрою.

4. Складається закодований структурний мікроалгоритм (С-микроалгоритм) виконання заданих операцій;

5. Виконується синтез управляючого пристрою;

6. Складається функціональна та принципова схеми АЛП.

Приклад 1.1. Побудувати схему АЛП для реалізації операції множення чисел за першим способом.

Синтезувати схему, що дозволяє обчислити добуток двох правильних дробів та . Вважати, що розрядність дробів n = 16.

Виконання завдання

Операційна схема, що реалізує перший спосіб множення, подана на рис. 1.3, де RG 1 – регістр накопичення суми часткових добутків, RG 2 – регістр множника, RG3 – регістр множеного, RG 4 (СТ) – лічильник циклів, ТС - тригер переносу, SM - комбінаційний суматор. Регістри RG 1 та R G2 реалізують мікрооперації зсуву, лічильник RG 4 дозволяє формувати ознаку нуля – що визначає закінчення обчислення добутку. За нульовим вмістом регістру RG 4 результат обчислення формується в регістрах RG 1 та R G2.

Рис. 1.3. Операційна схема множення.

Зауваження. Операційні схеми (ОС) застосовують для відображення апаратури, що застосовується для виконання послідовності заданих мікрооперацій. ОС містить всі функціональні частини операційного пристрою із зазначенням зв’язків між ними. За ОС виконання операції будують структурну схему операційного пристрою.

Для розробленої операційної схеми побудуємо функціональний мікроалгоритм. Припустимо, що операційний пристрій входить до складу АЛП із централізованим управлінням, отже робота цього блоку розпочинається із надходження сигналу “Пуск” від центрального блоку управління. Ф-микроалгоритм зображений на рис. 1.4, де ТС – стан тригера переносу, z – значення ознаки нуля в лічильнику циклів RG 4.

Рис.1.4. Ф-микроалгоритм множення чисел

Зауваження. Мікроалгоритми можна розглядати на функціональному та структурному рівнях. На функціональному рівні розглядають узагальнені МО, які не суперечать операційній схемі пристрою. При цьому можна не враховувати кількість тактів, необхідних для виконання МО. На структурному рівні операційна вершина відповідає одному такту перетворення інформації. С-мікроалгоритми повністю відповідають схемі пристрою з урахуванням елементної бази та тривалості управляючих сигналів. Для побудови С-мікроалгоритму необхідно отримати перелік МО в АЛП, що розробляється.

Логічне моделювання потактової работы операційного пристрою приведене в табл. 1.1

Значення операндів:

;

;

.

Розрядність дробів .

Таблиця 1.1. Логічне моделювання роботи ОП
№ такту	RG 1	RG 2	TC	RG 3	RG 4	z	МО
ПС							Початковий стан
							RG 1→, RG 2→, RG 4 – 1; z = 0
	+0111						RG 1+ RG 3
							RG 1→, RG 2→, RG 4 – 1; z = 0
							RG 1→, RG 2→, RG 4 – 1; z = 0
	+0111						RG 1+ RG 3
							RG 1→, RG 2→, RG 4 – 1; z = 0
							RG 1→, RG 2→, RG 4 – 1; z = 1

На підставі операційної схеми множення та Ф-мікроалгоритму складемо перелік управляючих сигналів для всіх функціональних частин ОП та побудуємо функціональну схему.

Перелік управляючих сигналів наведений в табл. 1.2, функціональна схема операційного пристрою зображена на рис. 1.5.

Таблиця 1.2. Таблиця управляючих сигналів
Елемент	Мікрооперація	Управляючий сигнал
RG 1	Зкидання	R
Запис	W
Зсув вправо	RS
Заповнення старшого розряду при зсуві вправо	DR
RG 2	Запис	W
Зсув вправо	RS
Старший розряд при зсуві вправо	DR
RG 3	Запис	W
RG 4	Запис	W
Декремент лічильника	dec
TC	Зкидання	R
Запис молодшого розряду множника у тригер переносу	C

Рис.1.5. Функціональна схема операційного пристрою

За побудованою функціональною схемою будуємо функціонально-структурний мікроалгоритм (ФС-мікроалгоритм), що зображений на рис 1.6. Індекс указує до якої з функціональних частин пристрою множення належить управляючий сигнал.

Кодування сигналів управління та логічних умов наведене в табл. 1.3.

Рис.1.6. Функціонально-структурний мікроалгоритм

Для забезпечення перепаду сигналів управління SR₁, SR₂, dec, С_ТС (вершину з цими сигналами охоплює петля рис. 1.6)необхідно ввести порожню додаткову вершину рис. 1.6.

Закодований ФС-мікроапгоритм зображений на рис. 1.7, де управляючі сигнали та сигнали логічних умов відповідають рис. 1.6 та табл. 1.2 – табл.1.4.

Рис.1.7. Закодований функціонально-структурний мікро алгоритм

Это ваш алгоритм для РГР, только без от меток состояний.!!!!!!!!!!!!!!

 

Таблиця1.3. Кодування сигналів управління
Управляючі сигнали	Код
R 1	y 1
W 2
W 3
W 4
RТС
W1	y 2
SR 1	y 3
SR 2
СТС
dec

 

 

Таблиця1.4. Кодування логічних умов
Логічні умови	Код
Пуск	ST
Аналіз молодшого розряду множника	TC
Нульовий вміст лічильника	z

Отриманий закодований ФС-микроапгоритм є вихідним для здійснення синтезу управляючого пристрою.

Для управління роботою операційного пристрою застосуємо пристрій управління з жорсткою логікою, який реалізуємо у вигляді цифрового автомата Мура.

Розмітка Фс-микроалгоритма для автомата мура наведена на рис. 1.6. Стани автомата позначені символами a_i. Часова діаграма роботи управляючого пристрою зображена на рис. 1.7. Часова діаграма відповідає потактовій роботі операційного пристрою для прикладу, виконаного в табл. 1.1.

Рис. 1.7. Часова диаграма работы пристрою управління

На рис. 1.8 зображена узагальнена структурна схема АЛП множення. Управляючі сигнали з виходів пристрою управління підключаються до входів відповідних функціональних частин операційного пристрою.

Схема електрична функціональна АЛП для множення додатних чисел наведена у додатку А. Опис функціональної схеми наведений у додатку Б.

 

Рис. 1.8. Узагальнена структурна схема АЛП

Группы ИП 12,11…. Не выполняют эту работу…только теогия для………… РГР………….