Двійкові реверсивні лічильники

Двійкові реверсивні лічильники мають переходи у двох напрямках: в прямому (при лічбі підсумовуючих сигналів U +) і в зворотному (при переліку віднімальних сигналів U –). Поточне значення різниці підрахованих імпульсів визначається із співвідношення åU + – åU- = N – Nп де N – значення коду на прямих виходах тригерів лічильника; Nп – попередньо записане в лічильник початкове число. Розрізняють одноканальні та двоканальні реверсивні лічильники. В одноканальних реверсивних лічильниках підсумовуючі U + і віднімальні U – сигнали почергово надходять на спільний лічильний вхід, а напрямок лічби задається напрямком кіл міжрозрядних перенесень або позик. Для перемикання міжрозрядних зв’язків у одноканальному реверсивному лічильнику потрібні додаткові керуючі сигнали.

Двоканальні реверсивні лічильники мають два лічильних входи: один для підсумовуючих імпульсів U +, другий – для віднімальних U –. Перемикання ланцюгів міжрозрядних зв’язків здійснюється автоматично лічильними сигналами: для переносів – імпульсами U +, для позики – імпульсами U –.Для задання напрямку лічбі використовують додатковий RS-тригер: з його прямого виходу знімається сигнал керування додаванням YД (вмикає кола перенесення), а з інверсного виходу – сигнал керування відніманням YВ (вмикає кола позики).

Двійково-десяткові лічильники

Двійково-десяткові лічильники реалізують лічбу імпульсів у десятковій системі числення, причому кожна десяткова цифра від нуля до дев’яти кодується чотирирозрядним двійковим кодом (тетрадою). Ці лічильники часто називають десятковими або декадними, оскільки вони працюють з модулем лічби, кратним десяти (10, 100, 1000 і т.д.).

Декада будується на основі чотирирозрядного двійкового лічильника, в якому вилучається надлишкове число станів. Вилучення зайвих шести станів у декаді досягається багатьма способами:попереднім записуванням числа 6 (двійковий код 0110);після лічби дев’ятого імпульсу вихідний код дорівнює 1111 і десятковий сигнал повертає лічильник у початковий стан 0110, отже, тут результат лічби фіксується двійковим кодом з надлишком блокування переносів: лічба імпульсів до дев’яти здійснюється у двійковому коді, після чого вмикаються логічні зв’язки блокування перенесень; з надходженням десятого імпульсу лічильник закінчує цикл роботи і повертається в початковий нульовий стан;введенням обернених зв’язків, які забезпечують лічбу в двійковому коді й примусовим перемиканням лічильника в нульовий початковий стан після надходження десятого імпульсу.

40)

Регістри. Принцип дії, структура.

Регістр — послідовний або паралельний логічний пристрій, який виконує функцію приймання, запам'ятовування і передавання інформації.

Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів 0 і 1. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS-, D- або JK- типу.

На регістрах можна виконувати операції перетворення інформації з одного виду на інший, наприклад, послідовного коду на паралельний. Регістри можуть використовуватися для виконання деяких логічних операцій, наприклад, логічне порозрядне множення.

За способом запису і зчитування двійкової інформації

Послідовні

В послідовних регістрах запис і зчитування інформації здійснюється послідовно за часом, тобто почергово. Вони мають послідовні виходи. Інформація записується шляхом послідовного зсуву числа синхроімпульсами. Тому регістри послідовного типу носять назву регістрів зсуву.

Паралельні

В паралельних регістрах, які мають паралельні входи та виходи, запис інформації виконуються одночасно в усіх розрядах за один такт керування. Такі регістри називають регістрами пам'яті.

Паралельно-послідовні

Паралельно-послідовні регістри мають або паралельний вхід та послідовний вихід, або послідовний вхід та паралельний вихід. В перших регістрах інформація записується одночасно по паралельних входах, а зчитується почергово, в других — записується почергово, а зчитується почергово. Паралельно-послідовні регістри можуть бути як регістрами зсуву, так і регістрами пам'яті.

41)

Суматори. Основні характеристики суматорів.

Сума́тор — вузол ЕОМ, призначений для утворення суми двох операндів.

Загальна характеристика суматорів

Суматором називається функціональний вузол комп'ютера, призначений для додавання двох n-розрядних слів (чисел). Операція віднімання замінюється додаванням слів в оберненому або доповнювальному кодах. Операції множення та ділення перетворюються на реалізації багаторазового додавання та зсуву. Тому суматор є важливою частиною арифметично-логічного пристрою. Функція суматора позначається літерами SM або Σ.

Суматор складається з окремих схем, які називаються однорозрядними суматорами; вони виконують усі дії з додавання значень однойменних розрядів двох чисел (операндів). Суматори класифікують за такими ознаками:

способом додавання — паралельні, послідовні та паралельно-послідовні;

кількістю вхідних клем — напівсуматори, однорозрядні або багаторозрядні суматори;

організацією зберігання результату додавання — комбінаційні, накопичувальні, комбіновані;

системою числення — позиційні (двійкові, двійково-десяткові, трійкові) та непозиційні, наприклад, у системі залишкових класів;

розрядністю (довжиною) операндів — 8-, 16-, 32-, 64-розрядні;

способом подання від'ємних чисел — в оберненому або доповнювальному кодах, а також їх модифікаціях;

часом додавання — синхронні та асинхронні.

У паралельних n-розрядних суматорах значення всіх розрядів операндів поступають одночасно на відповідні входи однорозрядних підсумовуючих схем. У послідовних суматорах значення розрядів операндів та перенесення, які запам'ятовувалися в минулому такті, поступають послідовно в напрямку від молодших розрядів до старших на входи одного одно розрядного суматора. В паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів поступають на входи восьми розрядного суматора паралельно (одночасно), а самі байти — послідовно, в напрямку від молодших до старших байтів з врахуванням запам'ятованого перенесення.

У комбінаційних суматорах результат операції додавання запам'ятовується в регістр результату. В накопичувальних суматорах процес додавання поєднується зі зберіганням результату. Це пояснюється використанням Т-тригерів як однорозрядних схем додавання.

Організація перенесення практично визначає час виконання операції додавання. Послідовні перенесення схемно створюються просто, але є повільнодіючими. Паралельні перенесення схемно реалізуються значно складніше, але дають високу швидкодію.

Розрядність суматорів знаходиться в широкому діапазоні 4-16 — для мікро- та міні-комп'ютерів та 32-128 і більше — для універсальних машин.

 

42)

Дешифратори та шифратори.

Дешифратор – це логічний пристрій який перетворює код числа, яке поступило на його вхід, в сигнал на одному з його виходів. Дешифратор досить важливий пристрій для електроніки цього часу, тому, що він являється складовою мікросхемотехніки і займає в ній своє місце. Дешифратор виконує зворотню функцію до шифратора і перетворює двійковий код на сигнал який виходить від одного з контактів. Наприклад вам потрібно відправити код 101 який передається по трьох контактах і для цього підійде дешифратор, який перетворить цей двійкових код на сигнал. Якщо до зворотньої сторони дешифратора підключити шифратор, то можна відновлювати потрібний двійковий код після його передачі на великі відстані. Всі цифрові пристрої які передають інформацію на великі відстані мають в собі дешифратор і шифратор, тому це краще та економічно вигідніше ніж збільшувати число проводів в кабелі. Число входів дешифратора зазвичай більше ніж число виходів.

За принципом дії дешифратори розрізняють:

- Послідовні,

- Паралельні,

- Паралельно-послідовні.

Розрізняють дешифратори першого та другого типу:

Дешифратори першого типу реалізують систему функцій, кожна з яких приймає одиничне значення при відповідному одиничному значенні вхідного слова.

Дешифратори другого типу реалізують систему функцій, кожна з яких приймає одиничне значення при визначених діапазонах вхідного слова.

За способом побудови розрізняють:

Лінійні дешифратори n змінних, представляють сукупність не зв’язаних між собою 2n систем збігу на nвходів, кожна з яких реалізує відповідну конституенту одиниці.

Пірамідальні дешифратори будуються за принципом послідовних каскадів: на першому каскаді реалізуються конституенти одиниці для 2 змінних, на n − 1 реалізуються конституенти одиниці для n змінних, при цьому, на вході отримується вихід з попереднього каскаду.

Шифратор – це пристрій, який здійснює перетворення десяткових чисел в двійкову систему числення. Шифратор вирішує задаче протилежну до дешифратора. При побудові шифратора для того, щоб отримати натуральний двійковий код враховують, що одиницю в молодшому розряді такого роду мають непарні десяткові цифри 1, 2, 3, 5, 7…, тобто на вихідній шині молодшого розряду повинна бути одиниця, якщо вона є на вхідній шині №1 або на вхідній шині №3 і т. д. Тому вхідні шини під вказаними номерами через елемент АБО з’єднується з вихідною шиною молодшого розряду.

Шифратори широко використовуються в різноманітних пристроях введення інформації в цифрові системи. Такі пристрої можуть забезпечуватися клавіатурою, кожна клавіша якої пов’язана з певним входом шифратора. При натисненні вибраної клавіші подається

сигнал на певний вхід шифратора, і на його виході виникає двійкове число, відповідне вигравійованому на клавіші символу.

43)

НЕМАЄ

44)

АЦП, Ана́лого-цифрови́й перетво́рювач (англ. analog-to-digital converter (скорочено ADC)) — пристрій, що перетворює вхідний аналоговий сигнал в дискретний код (цифровий сигнал). Зворотне перетворення здійснюється за допомогою цифро-аналогового перетворювача (ЦАП).

Як правило, АЦП — електронний пристрій, що перетворює напругу в двійковий цифровий код. Проте, деякі неелектронні пристрої, такі як перетворювач кут-код, слід також відносити до АЦП.