Параллельная передача данных между компьютером и средством диагностирования

 

Из всех способов организации обмена информацией параллельная передача данных является наиболее простой. При программировании асинхронного способа для организации обмена достаточно 2х управляющих слов: данные готовы и данные приняты.

 

7.1. Параллельный вывод информации

7.1.1. Блок-схема контроллера вывода

7.1.2. Алгоритм и подпрограмма вывода информации

7.2. Блок-схема контроллера ввода информации

7.3. Алгоритм и подпрограмма ввода

 

7.1.1. Блок-схема контроллера вывода информации включает набор стандартных блоков.

Средство диагностирования (СД)

 

Асинхронный обмен означает, что очередная команда или действие выполняется после подтверждения выполнения предыдущей команды.

В качестве регистра состояния и управления (РСУ, А2) используют триггер с раздельными входами.

Одновременно с записью очередного байта данных в регистр А1, РСУ (А2) по входу «установка» переходит в состояние «1». Выходной сигнал с А2 поступает к СД, информируя о том, что данные можно принимать. СД, приняв байт данных, формирует управляющий сигнал, который поступает на А2. При этом формируется сигнал «Данные СД приняты» и «0» на выходе А2 поступает на логику управления, кот. формирует сигнал «готовность СД». Одновременно признак готовности СД поступает одной из линий ШД в ПК, реализуя программируемый асинхронный обмен.

Назначение основных блоков контроллера:

- Логика управления обеспечивает селекцию адресов с выделением адреса, формирует по принятым управляющим сигналам внутренние управляющие сигналы, сигнал «готовность к выводу»;

- Приёмопередатчики ШД - для соединения системного интерфейса с регистрами контроллера.

 

7.1.2. Алгоритм асинхронного обмена

1. Процессор проверяет готовность СД к приёму данных (постоянно опрашивает о готовности);

2. Если СД готово (логич. «0» в регистре А2), то данные передаются из ШД в регистр А1 и далее в СД. Иначе повторяется п.1.

Вариант подпрограммы на ассемблере включает 3 команды:

1) М1: TST @ #, A2

2) BMI M1

3) MOV R1, @#, A1

 

1) означает: проверка содержимого А2. При выполнении этой команды процессор по ША передаёт адрес А2.

Логика управления, реагируя на эти сигналы, обеспечивает передачу в процессор содержимого РСУ по одной из линий ШД (старшие 15 разрядов ШД). Старший разряд – знаковый. Процессор в цикле проверяет значение старшего разряда ШД, 1 означает «-» и указывает на не готовность СД. Поэтому процессор вынужден обратиться на метку М1. Процесс опроса продолжается до появления «0», что означает готовность внешнего устройства к обмену.

После этого выполняется пересылка.

 

7.2.Блок-схема контроллера параллельного обмена в режиме ввода (передача данных от СД) включает те же блоки.

Для организации обмена используют те же 2 управляющих сигнала: «данные от СД готовы» и «данные от СД приняты». Для формирования этих слов используется РСУ А2.

 

 

СД записывает в регистр данных А1 очередной байт, и управляющий сигнал «данные от СД готовы» переводит в «1» РСУ А2. «1» на выходе А2 формирует следующие сигналы:

- управляющий сигнал системного интерфейса «готовность СД»; - порядок готовности СД к обмену, который так же передаётся по одной из линий ШД (старш. разряд) посредством реализации опции «ввод» при программируемом асинхронном обмене.

Этим контроллер извещает процессор о наличии данных в регистре А1. Процессор, выполняя прогр. асинхр. обмена, считывает байт данных с А1 и переводит А2 в «0», информируя СД о том, что данные приняты.

7.3. Алгоритм и подпрограмма ввода

Включает 2 пункта:

1) процессор проверяет наличие данных в регистре данных А1.

2) если данные готовы (логическая 1 в РСУ А2), то данные передаются из РД на ШД и далее в регистр или ячейку памяти. Если не готовы, повторяется пункт 1.

Подпрограмма:

М1: TST @, #A2

BPL M1

MOV @#A1, R1

При выполнении 1ой команды процессор в цикле проверяет значение старшего знакового разряда ШД, т.е. содержимое регистра А2. «1» на выходе А2 подтверждает, что данные записаны в А1 и их процессор может принять. Наличие «0» в А2 означает готовность данных от СД. Далее – пересылка данных.

В современных компьютерных системах функции контроллеров параллельного обмена интегрированы чипсетами.

 

 

Лекция (5.10.2011)