Назначение, схема и принцип работы запоминающих устройств с одномерной адресацией.

Оперативные ЗУ

ЗУ с одномерной адресацией (линейная адресация)

 

ОЗУ используется для оперативного хранения информации в процессе работы устройства.
ЗУ с одномерной адресацией (линейная адресация)

При одномерной адресации адрес выбирается сразу и целиком.
Как уже отмечалось ранее, в ЗУ с произвольным доступом для хранения каждого бита информации используется отдельный ЭЗЭ. В зависимости от способа нахождения нужного элемента в массиве других однотипных элементов различают структуру с одномерной (линейной) и двумерной адресацией.

Рис.5. ЗУ с одномерной адресацией (линейная адресация)

На рисунке (выше) приведена структурная схема ЗУ (М=16, организация 4х4) с одномерной адресацией. Данная структура содержит матрицу 4х4 ЭЗЭ, каждый из которых снабжен тремя выводами: входом информации (IN)выходом информации (OFF) и входом разрешения работы – выбора кристалла (ES- ciment select), дешифратор адреса, входные и выходные ключи на элементах 2И.
Если на вход дешифратора подано некоторое адресное слово, на соответствующем его выходе формируется сигнал лог.1, который выбирает все ЭЗЭ, расположенные в одной из строк матрицы. Дальнейшая работа устройства зависит от того, какой режим работы задан управляющими сигналами. Если подан сигнал «чтение» (), то информация из выбранных ячеек подается на первые входы выходных элементов 2И. На вторые входы этих ключей подан единичный (пассивный) логический сигнал. Информация, хранившаяся в выбранных ЭЗЭ, попадает на выходные выводы DO0, DO1, DO2, DO3.
Если на схему подан сигнал «запись» (), то информация с входных шин
DO0, DO1, DO2, DO3 через входные элементы 2И подается на входы ЭЗЭ и записывается в них. Особенностью данной структурной схемы является одновременная запись и считывание информации, хранящейся в строке матрицы ЭЗЭ. Поэтому при заданной разрядности хранимого слова наращивание объема памяти может выполняться только за счет увеличения числа строк матрицы. Это, в свою очередь, ведет к значительному увеличению количества выходов дешифратора, т.е. к усложнению аппаратной реализации.
С точки зрения упрощения, дешифратора желательно выполнять матрицу ЭЗЭ квадратной. Однако при использовании рассмотренной структуры это предполагает увеличение разрядности выходного слова.
Решить это противоречие можно, если в качестве входных и выходных ключей ИС использовать соответственно схемы демультиплексоров и мультиплексоров. Применительно к ЗУ их принято называть селекторами. При этом часть разрядов адресного слова используется при управления селекторами.
Структурная схема ЗУ с организацией 256х4, реализующая описанный принцип, показана ниже. Она включает матрицу ЭЗЭ размером 32х32 элемента, дешифратор адреса, входной и выходной селекторы и элементы управления режимами чтения-записи. Каждый ЭЗЭ снабжен тремя выводами: входом и выходом информации и выводом разрешения работы
(выборки)

Управление доступом к такому объему информации требует подачи на вход ЗУ 256 различных адресов, т.е. предполагает использование 8-разрядного слова. Младшие его разряды (А4…А0), поступая на дешифратор адреса, выбирают из матрицы одну из 32 строк ЭЗЭ. При этом информация в зависимости от заданного режима работы может либо считываться () во все элементы выбранной строки. Выбор нужных ЭЗЭ производится соответственно либо входным, либо выходным селекторами, которые в зависимости от значения старших разрядов адреса (А7…А5) выбирают строки нужные элементы.
Очевидно, что описанные структуры выгодно использовать при одновременной записи-считывании информационных слов большой разрядности. В противном случае практическая реализация данных структур приводит к большим аппаратным затратам.

 

Назначение, схема и принцип работы запоминающих устройств со одномерной адресацией.

Структура 2DM

ЗУ типа ROM изображенной на рисунке 18 структуры 2DM для матрицы запоминающих элементов с адресацией от дешифратора DCx имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в отличие от структуры 2D, длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, соответственно, уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть А_n-1 ... А_k. Остальные разряды адреса (от A_{k -1} до A₀) используются, чтобы выбрать необходимое слово из того множества слов, которое содержится в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых подаются коды A_{k –1}... A_q.

Длина строки равна m2^k, где m - разрядность хранимых слов.

Из каждого "отрезка" строки длиной 2^к мультиплексор выбирает один бит. На выходах мультиплексоров формируется выходное слово. По разрешению сигнала CS, поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину.

 

Рисунок 18 – Структура ЗУ типа 2DM для ROM
Данные в нужный отрезок этой строки записываются (или считываются из нее) управляемыми буферами данных BD, воспринимающими выходные сигналы второго дешифратора DC_Y, и выполняющими не только функции мультиплексирования, но и функции изменения направления передачи данных под воздействием сигнала R/W.
Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими цифровыми устройствами, причем можно выделить следующие уровни:
регистровые ЗУ, находящиеся в составе процессора или других устройств;
кэш - память, служащая для хранения копий информации, используемой в текущих операциях обмена;
основная память (оперативная, постоянная, полупостоянная), работающая в режиме непосредственного обмена с процессором и по возможности согласованная с ним по быстродействию;

специализированные виды памяти, характерные для некоторых специфических архитектур (многопортовые, ассоциативные, видеопамять и др.);внешняя память, хранящая большие объемы информации.

Структура ОЗУ типа 2DM.

ЗУ типа ROM (рис. 9.3, а) структуры 2DM для матрицы запоминающих элементов с адресацией от дешифратора DCx имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в отличие от структуры 2D, длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, соответственно, уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть A_n-1...A_k. Остальные разряды адреса (от A_k-1 до A₀) используются, чтобы выбрать необходимое слово из того множества слов, которое содержится в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых подаются коды A_k-1... A₀. Длина строки равна m2^k, где m – разрядность хранимых слов. Из каждого "отрезка" строки длиной 2^kмультиплексор выбирает один бит. На выходах мультиплексоров формируется выходное слово. По разрешению сигнала CS, поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину.

На рис. 9.3, б в более общем виде структура 2DM показана для ЗУ типа RAM с операциями чтения и записи. Из матрицы М по-прежнему считывается «длинная» строка.

Рисунок 9.3 – Структура ЗУ типа 2DM для ROM (a)