Физические основы вычислительных процессов

Содержание

1   Физические основы вычислительных процессов. 4

1.1 Представление информации в ЭВМ. 4

1.2 Способы представления числа. 4

1.3 Основы алгебры логики. 5

1.4 Структура ПК.. 6

2   Основы построения и функционирования вычислительных машин. 9

2.1 Общие принципы построения и архитектуры вычислительных машин. 9

2.1.1 Понятие архитектуры.. 9

2.1.2 Архитектура системы команд. Архитектуры CISC и RISC. 9

2.1.3 Классификация компьютеров по областям применения. 10

3   Иформационно-логические основы вычислительных машин их функциональная и структурная организация. 12

3.1 Процессоры.. 13

3.1.1 CISC-процессоры.. 13

3.1.2 RISC-процессоры.. 19

3.2 Память. 22

3.2.1 Иерархия памяти, КЭШ-память. 22

3.2.2 Виртуальная память. 23

3.2.3 Физическая организация памяти. 24

3.3 Каналы и интерфейсы ввода вывода. 24

3.4 Обзор интерфейсов ввода-вывода. 25

3.4.1 Характеристики современных интерфейсов ввода-вывода. 26

4   Периферийные устройства. 28

4.1 Печатающие устройства (принтеры) 28

4.1.1 Струйные принтеры.. 28

4.1.2 Лазерные и LED-принтеры.. 29

4.1.3 Принтеры с термопереносом восковой мастики. 29

4.1.4 Принтеры с термосублимацией красителя. 29

4.1.5 Принтеры с изменением фазы красителя. 30

4.1.6 Плоттеры.. 30

4.2 Модемы.. 30

4.2.1 Протоколы.. 31

4.3 Сканеры.. 32

4.4 Видеосистема. 33

4.4.1 Видеоадаптеры.. 34

4.4.2 Мониторы.. 35

4.4.3 Общие параметры видеосистемы.. 36

5   Программное обеспечение. 37

5.1 Классификация программного обеспечения (ПО) 37

5.1.1 Операционные системы.. 37

6   Архитектурные особенности и организация функционирования вычислительных машин различных классов. 40

6.1 Многомашинные и многопроцессорные вычислительные системы.. 40

6.1.1 Многомашинные вычислительные системы.. 40

6.1.2 Многопроцессорные вычислительные системы.. 41

6.2 Типовые вычислительные структуры и программное обеспечение. 43

7   Вычислительные (информационные) сети. 44

7.1 Структура сети. 44

7.2 Коммуникационная подсеть. 45

7.3 Топология сетей. 46

7.4 Локальные ВС.. 47

7.5 Топология ЛВС.. 48

7.6 Открытые сети. 49

7.7 Абонентские, административные и ассоциативные системы.. 50

7.8 Методы коммутации информации. 52

7.9 Адресация в глобальной вычислительной сети Internet 53

7.9.1 Типы адресов: физический (MAC-адрес), сетевой (IP-адрес) и символьный (DNS-имя) 53

7.9.2 Основные классы IP-адресов. 54

7.9.3 Соглашения о специальных адресах: broadcast, multicast, loopback. 55

7.9.4 Отображение физических адресов на IP-адреса: протоколы ARP и RARP. 55

7.9.5 Отображение символьных адресов на IP-адреса: служба DNS. 57

7.9.6 Автоматизация процесса назначения IP-адресов узлам сети - протокол DHCP. 57

7.9.7 Адресация в электронной почте. 59

7.9.8 Адpесация документов в WWW-технологии. 59

7.9.9 Почтовые сети. 60

7.9.10   Текстовые терминалы.. 61

 

Лекция 1

Физические основы вычислительных процессов

Способы представления числа

В цифровых устройствах используются 2 формы представления числа: с фиксированной и с плавающей точкой. В случае использования чисел с фиксированной точкой для хранения числа один разряд используется в качестве знакового (0 – это «+», 1 – это «-»), а остальные разряды используются для хранения абсолютного значения числа. Десятичная точка занимает фиксированное положение и может находиться перед старшим разрядом либо после младшего.

Знак	×	×	×	×	×	×	×	×	×
×	Абсолютное значение числа

В первом случае абсолютное значение числа меньше 1, то есть хранится только дробная часть числа. Поскольку в результате операции над числами могут получиться числа не с нулевой целой частью, в этом случае происходит переполнение разрядной сетки. Недостатком такой формы представления числа является низкая точность в случае хранения чисел абсолютные значения которых малы.

Во втором случае мы получим целые числа. В случае, когда количество разрядов равно n в ячейке памяти могут содержаться числа в диапазоне -2^n-1…(2^n-1)-1. использование чисел с плавающей точкой предполагает их представление в показательной форме. В ячейке памяти они хранятся в виде двух групп цифр – мантиссы и порядка.

×						×
Знак мантиссы	мантисса					Знак порядка	порядок

Соответствующим выбором порядка можно добиться, чтобы старший разряд мантиссы был отличен от нуля – это нормальная форма представления числа. Диапазон представления чисел с плавающей точкой при числе разрядов m, отведенных под мантиссу, определяется следующим образом: ε<=1/2^m+1 – абсолютная погрешность.

Для выполнения арифметических операций, числа в ЭВМ могут быть представлены в следующих кодах:

1. прямой код – обычное изображение числа;

2. обратный код – такое изображение числа, для которого каждый разряд становится единицей, если в прямом коде он равен нулю и наоборот (инверсия);

3. дополнительный код числа – определяется как величина, которая, будучи прибавленной к прямому коду, обращает сумму в ноль с переносом в старший разряд. Определение дополнения в любой системе счисления выполняется следующим образом: сначала каждая цифра числа в прямом коде вычитается из большей цифры для данной системы счисления, затем к младшему разряду результата прибавляется единица. Для двоичной системы счисления необходимо сначала получить обратный код числа, а затем к младшему разряду прибавить единицу.

Использование различных кодов значительно упрощает изготовление микропроцессоров, так как сокращается количество реализуемых операций. Все основные арифметические операции основаны на сложении и сдвиге.

Вычитание – это сложение дополнений.

Умножение – сдвиги и сложение.

Деление – сдвиги и вычитание.

Для выполнения вычитания необходимо:

1. получить обратный код 2 числа;

2. получить дополнение 2 числа;

3. произвести сложение прямого кода 1 числа с дополнением 2 числа;

4. наличие единицы переноса в старший разряд говорит о том, что число положительное в прямом коде, ее отсутствие – о том, что число отрицательное в дополнительном коде.

Основы алгебры логики

Все устройства ЭВМ состоят из элементарных логических схем, работа которых основана на законах и правилах алгебры логики. Алгебра логики оперирует 2 понятиями: истинность и ложность высказываний, которые принято обозначать 1 и 0. высказывания могут быть простыми и сложными. Простое высказывание содержит одно законченное утверждение, сложное образуется из двух более высказываний, объединенных логическими связями. Формализация и преобразование логических связей осуществляется в соответствии с законами алгебры логики. Две логические переменные a и b, принимающие значения 0 или 1, могут образовывать логические функции. Из 16 логических функций наибольший интерес представляют 3:

1. логическое отрицание «не» переменной a есть логическая функция x которая принимает значение 0 если а=1 и наоборот;

а	х
0	1
1	0

 

2. функция логического умножения «и» - функция двух переменных a и b, которая истинна, если истинны обе переменные;

а	b	x
0	0	0
0	1	0
1	0	0
1	1	1

 

 

3. логическое сложение «или» - функция двух переменных а и b, которая принимает значение истинности в случае истинности одной из переменных a или b.

а

b

x

0	0	0
0	1	1
1	0	1
1	1	1

 

 

Три приведенные функции позволяют реализовать любую зависимость.

 

Структура ПК

Структурная схема персонального компьютера с минимальным составом внешних устройств представлена на рис. 1.

 

Рис. 1. Структурная схема ПК

Микропроцессор

Микропроцессор (МП) - центральное устройство ПК, предназначенное для управления работой всех блоков машины и для выполнения арифметических и логических операций над информацией. В состав микропроцессора входят несколько компонентов.

- Устройство управления (УУ) формирует и подает во все блоки машины в нужные моменты времени определенные сигналы управления (управляющие импульсы), обусловленные спецификой выполняемой операции и результатами предыдущих операций; формирует адреса ячеек памяти, используемых выполняемой операцией, и передает эти адреса в соответствующие блоки компьютера.

- Арифметико-логическое устройство (АЛУ) предназначено для выполнения всех арифметических и логических операций над числовой и символьной информацией (для ускорения выполнения операций к АЛУ подключается дополнительный математический сопроцессор).

- Микропроцессорная память (МПП) предназначена для кратковременного хранения, записи и выдачи информации непосредственно используемой в ближайшие такты работы машины; МПП строится на регистрах. Регистры — быстродействующие ячейки памяти различной длины.

- Интерфейсная система микропроцессора предназначена для сопряжения и связи с другими устройствами ПК.

- Генератор тактовых импульсов генерирует последовательность электрических импульсов, частота которых определяет тактовую частоту микропроцессора.

Системная шина

Системная шипа — основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой. Системная шина обеспечивает три направления передачи информации:

- между микропроцессором и основной памятью;

- между микропроцессором и портами ввода-вывода внешних устройств;

- между основной памятью и портами ввода-вывода внешних устройств.

Все блоки, а точнее их порты ввода-вывода, через соответствующие унифицированные разъемы (стыки) подключаются к шине единообразно: непосредственно или через контроллеры {адаптеры).

Основная память

Основная память (ОП) предназначена для хранения и оперативного обмена информацией с про­чими блоками машины. ОП содержит два вида запоминающих устройств: постоянное запоминающее устройство (ПЗУ) и оперативное запоминающее устройство (ОЗУ).

- ПЗУ (ROM - Read Only Memory) предназначено для хранения неизменяемой (постоянной) программной и справочной информации; позволяет оперативно только считывать информацию, хранящуюся в нем (изменить информацию в ПЗУ нельзя);

- ОЗУ (RAM - Random Access Memory) предназначено для оперативной записи, хранения и считывания информации (программ и данных), непосредственно участвующей в информационно-вычислительном процессе, выполняемом ПК в текущий период времени.

Внешняя память

Внешняя память относится к внешним устройствам ПК и используется для долговременного хранения любой информации, которая может когда-либо потребоваться для решения задач. Внешняя память представлена разнообразными видами запоминающих устройств, но наиболее распространен­ными из них, имеющимися практически на любом компьютере, являются показанные на структурной схеме накопители па жестких (НЖМД) и гибких (НГМД) магнитных дисках.

В качестве устройств внешней памяти часто используются также накопители на оптических дис­ках (CD ROM — Compact Disk Read Only Memory) и реже - запоминающие устройства па кассетной магнитной ленте (НКМЛ, стримеры). Популярны также устройства флэш памяти.

Источник питания

Источник питания - блок, содержащий системы автономного и сетевого энергопитания ПК.

Таймер

Таймер — внутримашинные электронные часы реального времени, обеспечивающие при необхо­димости автоматический съем текущего момента времени (год, месяц, часы, минуты, секунды и доли секунд).

Внешние устройства

ВУ ПК обеспечивают взаимодействие машины с окружающей средой: пользователями, объекта­ми управления и другими компьютерами. К внешним устройствам относятся:

- внешние запоминающие устройства (ВЗУ) или внешняя память ПК;

- диалоговые средства пользователя;

- устройства ввода информации;

- устройства вывода информации;

- средства связи и телекоммуникаций.

Диалоговые средства пользователя включают в свой состав: видеомонитор, устройства речевого ввода-вывода.

К устройствам ввода информации относятся: клавиатура, графические планшеты, сканеры (чи­тающие автоматы), графические манипуляторы, сенсорные экраны.

К устройствам вывода информации относятся: принтеры, графопостроители (плоттеры).

Устройства связи и телекоммуникации используются для связи с приборами и другими средст­вами автоматизации и для подключения ПК к каналам связи, к другим компьютерам и вычислительным сетям

Функциональные характеристики ПК

Основными функциональными характеристиками ПК являются:

Производительность, быстродействие, тактовая частота

Производительность современных компьютеров измеряют обычно в миллионах операций в се­кунду. Единицами измерения служат:

- МИПС (MIPS — Millions Instruction Per Second) — для операций над числами, представленными в форме с фиксированной запятой (точкой);

- МФЛОПС (MFLOPC - Millions of FLoating point Operation Per Second) -для операций над числами, представленными в форме с плавающей запятой (точкой)

Разрядность микропроцессора и кодовых шин интерфейса

Разрядность — это максимальное количество разрядов двоичного числа, над которым одновре­менно может выполняться машинная операция, в том числе и операция передачи информации; чем больше разрядность, тем, при прочих равных условиях, будет больше и производительность ПК.

Типы системного и локальных интерфейсов

Разные типы интерфейсов обеспечивают разные скорости передачи информации между узлами машины, позволяют подключать разное количество внешних устройств и различные их виды.

Емкость оперативной памяти

Увеличение емкости основной памяти в 2 раза увеличивает эффективную производительность компьютера при решении сложных задач примерно в 1,41 раза.

Емкость накопителя на жестких магнитных дисках

Наличие, виды и емкость кэш-памяти

Кэш-память — это буферная, недоступная для пользователя быстродействующая память, автома­тически используемая компьютером для ускорения операций с информацией, хранящейся в более мед­ленно действующих запоминающих устройствах.

Аппаратная и программная совместимость с другими типами компьютеров

Аппаратная и программная совместимость с другими типами компьютеров означает возможность использования на компьютере, соответственно, тех же технических элементов и программного обеспе­чения, что и на других типах машин.

Возможность работы в многозадачном режиме

Многозадачный режим позволяет выполнять вычисления одновременно по нескольким програм­мам (многопрограммный режим) или для нескольких пользователей (многопользовательский режим).

Надежность

Надежность — это способность системы выполнять полностью и правильно все заданные ей функции.

Лекция 2

Понятие архитектуры

Термин «архитектура системы» употребляется как в узком, так и в широком смысле этого слова. В узком смысле под архитектурой понимается архитектура набора команд. Архитектура набора команд служит границей между аппаратурой и программным обеспечением и представляет часть системы, которая видна программисту или разработчику. В широком смысле архитектура охватывает понятие организации системы, включающее такие высокоуровневые аспекты как систему памяти, структуру системной шины, организацию ввода/вывода и подсистему команд т.п.

Применительно к вычислительным системам термин «архитектура» может быть определен как распределение функций, реализуемых системой, между ее уровнями, точнее как определение границ между этими уровнями. Таким образом, архитектура вычислительной системы предполагает многоуровневую организацию. Архитектура первого уровня определяет, какие функции по обработке данных выполняются системой в целом, а какие возлагаются на внешний мир (пользователей, операторов, администраторов баз данных и т.д.). Система взаимодействует с внешним миром через набор интерфейсов: языки (язык оператора, языки программирования, языки описания и манипулирования базой данных, язык управления заданиями) и системные программы (программы-утилиты, программы редактирования, сортировки, сохранения и восстановления информации).

Интерфейсы следующих уровней могут разграничивать определенные уровни внутри программного обеспечения. Например, уровень управления логическими ресурсами (управление файлами, виртуальной памятью и т.д.), и уровень управления физическими ресурсами (управление внешней и оперативной памятью, управления процессами и т.д.).

Следующий уровень отражает основную линию разграничения системы, а именно границу между системным программным обеспечением и аппаратурой. Эту идею можно развить и дальше и говорить о распределении функций между отдельными частями физической системы. Например, некоторый интерфейс определяет, какие функции реализуют центральные процессоры, а какие - процессоры ввода/вывода. Архитектура следующего уровня определяет разграничение функций между процессорами ввода/вывода и контроллерами внешних устройств. В свою очередь можно разграничить функции, реализуемые контроллерами и самими устройствами ввода/вывода (терминалами, модемами, накопителями на магнитных дисках и лентах). Архитектура таких уровней часто называется архитектурой физического ввода/вывода.

Процессоры

CISC-процессоры

Процессоры Intel 8086

Родоначальником архитектуры процессоров Intel x86 является процессор Intel 8086 (1978 год). Intel 8086 представляет собой 16-битовую архитектуру со всеми внутренними регистрами, имеющими 16-битовую разрядность. К процессорам этого класса относятся микропроцессоры: Intel 80286 (24 битная архитектура), 80386 (32 битная архитектура), 80486 (32-битовые процессоры с внутренней кэш-памятью и встроенным сопроцессором (только DX)), Pentium, Pentium II и т.д.

Особенностью этих процессоров является преемственность на уровне машинных команд: программы, написанные для младших моделей процессоров, без каких-либо изменений могут быть выполнены на более старших моделях. При этом базой является система команд процессора 8086.

Структуру центрального процессора Intel 8086 можно разделить на два логических блока (рис.5):

· блок исполнения (EU:Execution Unit);

· блок интерфейса шин (BIU:Bus Interface Unit).

В состав EU входят: арифметическо-логическое устройство ALU, устройство управления CU и десять регистров. Устройства блока EU обеспечивают обработку команд, выполнение арифметических и логических операций.

Блок BIU ключает устройство управления шинами, блок очереди команд, регистры сегментов и предназначен для выполнения следующих функций:

· управление обменом данными с EU, памятью и внешними устройствами ввода/вывода;

· адресация памяти;

· выборка команд (осуществляется с помощью блока очереди команд Queue, который позволяет выбирать команды с упреждением).

Рис. 5. Структура микропроцессора Intel 8086

Регистры микропроцессора имеют следующее назначение:

Регистры общего назначения – это 16-разрядные регистры АХ, ВХ, СХ, DX, каждый из которых состоит из двух 8-разрядных регистров, например, АХ состоит из АН (старшая часть) и AL (младшая часть).

В общем случае функция, выполняемая тем или иным регист­ром, определяется командами, в которых он используется. При этом с каждым регистром связано некоторое стандартное его зна­чение:

· регистр АХ служит для временного хранения данных (регистр аккумулятор), часто используется при выполнении операций сло­жения, вычитания, сравнения и других арифметических и логиче­ских операций;

· регистр ВХ служит для хранения адреса некоторой области па­мяти (базовый регистр), а также используется как вычислитель­ный регистр;

· регистр СХ иногда используется для временного хранения дан­ных, но в основном служит счетчиком, в нем хранится число повто­рений одной команды или фрагмента программы;

· регистр DX используется главным образом для временного хра­нения данных, часто служит средством пересылки данных между разными программными системами, а также используется в качестве расширителя акку­мулятора для вычислений повышенной точности и при умножении и делении.

Регистры указатели – это 16-разрядные регистры ВР (указатель базы), SI (индекс источника), DI (индекс результата), SP (указатель стека), IP (указатель команд).

Регистры SI, DI, BP используются в командах для хранения адресов памяти. При адресации памяти эти регистры могут быть использованы в различных комбинациях, что определяет раздичные режимами адресации.

Регистр SP определяет смещение текущей вершины стека. Указатель стека SP вместе с сегментным регистром стека SS используется для формирования физического адреса стека.

Регистр указателя команд IP, иначе называемый регистром счетчика команд и хранит адрес ячейки памяти, содержащей начало следующей команды. Микропроцессор использует регистр IP совместно с регистром CS для формирования физического адреса очередной выполняемой команды

Регистры сегментов – это 16-разрядные регистры, которые позволяют организовать память в виде совокупности четырех различных сегментов.

· CS – регистр программного сегмента (сегмента кода) определяет местоположение части памяти, содержащей программу, то есть выполняемые процессором команды;

· DS – регистр информационного сегмента (сегмента данных) идентифицирует часть памяти, предназначенной для хранения данных;

· SS – регистр стекового сегмента (сегмента стека) определяет часть памяти, используемой как системный стек;

· ES – регистр расширенного сегмента (дополнительного сегмента) указывает дополнительную область памяти, используемую для хранения данных.

Регистр флагов – это 16-разрядный регистр, содержащий биты, определяющие код условия, установленный последней выполненной командой или состояние микропроцессора. Эти биты называются флагами.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	X	X	X	OF	DF	IF	TF	SF	ZF	X	AF	X	PF	X	CF

Биты регистра флагов имеют следующее назначение:

OF (признак переполнения) – равен единице, если возникает арифметическое переполнение, то есть когда объем результата превышает размер ячейки назначения;

DF (признак направления) – устанавливается в единицу для автоматического декремента в командах обработки строк, и в ноль – для инкремента;

IF (признак разрешения прерывания) – прерывания разрешены, если IF=1. Если IF=0, то распознаются лишь немаскированные прерывания;

TF (признаков трассировки) – если TF=1, то процессор переходит в состояние прерывания INT 3 после выполнения каждой команды;

SF (признак знака) – SF=1, когда старший бит результата равен единице. Иными словами, SF=0 для положительных чисел, и SF=1 для отрицательных чисел;

ZF (признак нулевого результата) – ZF=1, если результат равен нулю;

AF (признак дополнительного переноса) – этот флаг устанавливается в единицу во время выполнения команд десятичного сложения и вычитания при возникновении переноса или заема между полубайтами;

PF (признак четности) – этот признак устанавливается в единицу, если результат имеет четное число единиц;

CF (признак переноса) – этот флаг устанавливается в единицу, если имеет место перенос или заем из старшего бита результата, он полезен для произведения операций над числами длиной в несколько слов, которые сопряжены с переносами и заемами из слова в слово;

X – зарезервированные биты.

Процессоры Pentium

Архитектура микропроцессора Pentium значительно отличается от приведенной выше, что обуславливает следующие преимущества указанного класса процессоров:

· двухпотоковая суперскалярная организация, допускающая параллельное выполнение пары простых команд;

· наличие двух независимых двухканальных множественно-ассоциативных кэшей для команд и для данных, обеспечивающих выборку данных для двух операций в каждом такте;

· динамическое прогнозирование переходов;

· конвейерная организация устройства плавающей точки с 8 ступенями;

· двоичная совместимость с существующими процессорами семейства 80x86.

Упрощенная структура процессора Pentium представлена на рис. 2.5. Прежде всего, новая микроархитектура этого процессора базируется на идее суперскалярной обработки. Основные команды распределяются по двум независимым исполнительным устройствам (конвейерам U и V). Конвейер U может выполнять любые команды семейства x86, включая целочисленные команды и команды с плавающей точкой. Конвейер V предназначен для выполнения простых целочисленных команд и некоторых команд с плавающей точкой. Команды могут направляться в каждое из этих устройств одновременно, причем при выдаче устройством управления в одном такте пары команд более сложная команда поступает в конвейер U, а менее сложная - в конвейер V (при этом, однако, не все команды совместимы). Остальные устройства процессора предназначены для снабжения конвейеров необходимыми командами и данными.

В процессоре Pentium используется раздельная кэш-память команд и данных, что обеспечивает независимость обращений. За один такт из каждой кэш-памяти могут считываться два слова. Для повышения эффективности перезагрузки кэш-памяти в процессоре применяется 64-битовая внешняя шина данных.

В процессоре предусмотрен механизм динамического прогнозирования направления переходов. С этой целью на кристалле размещена небольшая кэш-память, которая называется буфером целевых адресов переходов (BTB), и две независимые пары буферов предварительной выборки команд (по два 32-битовых буфера на каждый конвейер). Буфер целевых адресов переходов хранит адреса команд, которые находятся в буферах предварительной выборки. Работа буферов предварительной выборки организована таким образом, что в каждый момент времени осуществляется выборка команд только в один из буферов соответствующей пары. При обнаружении в потоке команд операции перехода вычисленный адрес перехода сравнивается с адресами, хранящимися в буфере BTB. В случае совпадения предсказывается, что переход будет выполнен, и разрешается работа другого буфера предварительной выборки, который начинает выдавать команды для выполнения в соответствующий конвейер. При несовпадении считается, что переход выполняться не будет и буфер предварительной выборки не переключается, продолжая обычный порядок выдачи команд. Это позволяет избежать простоев конвейеров при правильном прогнозе направления перехода.

Рис. 6. Упрощенная структура процессора Pentium Лекция 4

Процессоры Pentium 4

Intel Pentium 4 — это первый процессор в семействе 32-битных процессоров седьмого поколения от Intel. Несмотря на то что Intel Pentium 4 является процессором с архитектурой IA-32, последняя сильно отличается от архитектуры процессоров семейства P6 (в него входят процессоры Intel Pentium Pro, Intel Pentium II, Intel Pentium III, Intel Celeron и Intel Xeon) и даже получила специальное название — NetBurst. К основным новшествам архитектуры NetBurst являются:

· Hyper-Pipelined Technology,

· Execution Trace Cache,

· Rapid Execution Engine,

· 400 MHz System Bus,

· Advanced Dynamic Execution,

· Advanced Transfer Cache,

· Streaming SIMD Extensions 2 (SSE2).

Hyper - Pipelined Technology. Суть технологии гиперконвеерной технологии заключается в том, что Intel Pentium 4 имеет очень длинный конвейер, состоящий из 20 стадий. Для сравнения: конвейер у процессоров семейства P6 состоит всего из 10 стадий. Преимущества от использования такого новшества далеко не очевидны.

С одной стороны, более длинный конвейер позволяет упростить логику работы каждой отдельной стадии, а значит, более просто реализовать ее аппаратно, что приводит к уменьшению времени выполнения каждой отдельно взятой стадии. А это в конечном счете приводит к тому, что тактовая частота процессора может быть значительно увеличена.

С другой стороны, при обнаружении неправильно предсказанного перехода весь конвейер останавливается вместе с одновременным сбросом его содержимого, после чего разгоняется заново — и чем длиннее конвейер, тем больше времени занимает его разгон. Поэтому при увеличении длины конвейера для обеспечения роста производительности нужно повышать эффективность алгоритмов предсказания переходов.

Execution Trace Cache – это название и способ реализации L1-кэша инструкций в архитектуре NetBurst. Смысловое содержание этого термина можно перевести как «кэш трассировки выполняемых микроопераций».

В Execution Trace Cache хранятся микрооперации, полученные в результате декодирования входного потока инструкций исполняемого кода и готовые для передачи на выполнение конвейеру. Емкость Execution Trace Cache составляет 12 Кбайт.

Execution Trace Cache устроен таким образом, что вместе с кодом каждой микрооперации в нем хранятся результаты выполнения ветвей кода для этой микрооперации — в той же строке кэша (cache line), что и сама микрооперация. Это позволяет легко и своевременно выявлять микрооперации, которые никогда не будут выполнены, и быстро удалять их из L1-кэша инструкций, а также оперативно «вычищать» Execution Trace Cache от «лишних» микроопераций в случае обнаружения ошибочно предсказанного перехода. Последнее обстоятельство особенно важно, так как позволяет сократить общее время реинициализации конвейера после его остановки в результате выполнения перехода, который был предсказан неправильно.

Rapid Execution Engine. Так, в архитектуре NetBurst назван блок выполнения арифметико-логических операций. Rapid Execution Engine, во-первых, состоит из двух ALU-модулей, работающих параллельно, во-вторых, рабочая тактовая частота этих ALU-модулей в два раза выше тактовой частоты процессора — это достигается за счет регистрации как переднего, так и заднего фронта задающего тактового сигнала. Таким образом, каждый ALU-модуль способен выполнить до двух целочисленных операций за один рабочий такт процессора, а весь Rapid Execution Engine в целом — до четырех таких операций.

400 MHz System Bus. Физически системная шина у Intel Pentium 4 тактируется частотой в 100 МГц, однако благодаря использованию технологии Quad Pumping по этой шине передается четыре блока данных за один такт (аналогично тому, как это делается при передаче данных в режиме AGP 4X по AGP-шине). Так что эффективная рабочая частота системной шины у Intel Pentium 4 (которую также называют Quad Pumped Bus) составляет 400 МГц, а пропускная способность — 3,2 Гбайт/с.

Advanced Dynamic Execution — это обобщенное название механизма динамического выполнения команд (dynamic execution), используемого в NetBurst, построенного на трех базовых концепциях: предсказание переходов (branch prediction), динамический анализ потока данных (dynamic data flow analysis) и спекулятивное выполнение инструкций (out-of-order execution). Аналогичный механизм, названный Dynamic Execution, используется в процессорах семейства P6, однако в Intel Pentium 4 он улучшен.

Так, например, емкость пула, в котором хранятся готовые для обработки инструкции (out-of-order instruction window), у Intel Pentium 4 увеличена до 126 инструкций — против 42 у процессоров семейства P6.

Кроме того, в Intel Pentium 4 интегрирован более совершенный механизм предсказания переходов и количество ошибочно предсказанных переходов у него в среднем на 33% меньше, чем у процессоров с архитектурой P6.

Advanced Transfer Cache –  это, в архитектуре NetBurst, L2-кэш процессора емкостью 256 Кбайт. Ширина шины, по которой идет обмен данными между Advanced Transfer Cache и процессором, составляет 256 бит (32 байта), а ее тактовая частота совпадает с тактовой частотой ядра процессора.

Streaming SIMD Extensions 2 (SSE2). В Intel Pentium 4 также интегрирован набор из 144 новых SIMD-инструкций, получивший название Streaming SIMD Extensions 2 (сокращенно — SSE2), который добавлен к базовому набору SSE-инструкций, реализованному ранее в процессоре Intel Pentium III.

Из этих 144 инструкций 68 — расширяют возможности старых SIMD-инструкций по работе с целыми числами, а 76 — являются совершенно новыми. Среди последних — инструкции, позволяющие оперировать со 128-разрядными числами (как целыми, так и вещественными с двойной точностью).

Новые SSE2-инструкции были добавлены с той же целью, что и появившийся ранее набор SSE-инструкций — для увеличения производительности системы при обработке аудио- и видеоданных.

Рис. 7. Блок схема процессора Pentium 4 Retirement – отставка (отсрочка) Branch – переход Fetch – выборка

 

Совместимые с Intel процессоры выпускают следующие производители Advanced Micro Devices (AMD), Cyrix Corp и NexGen.

RISC-процессоры

Процессоры SuperSPARC

Процессор SuperSPARC (один из первых процессоров серии SPARC) компании Texas Instruments стал основой серии рабочих станций и серверов SPARCstation/SPARCserver 10 и SPARCstation/SPARCserver 20. Имеется несколько версий этого процессора, позволяющего в зависимости от смеси команд обрабатывать до трех команд за один машинный такт, отличающихся тактовой частотой. Процессор SuperSPARC (рис. 2.7) имеет сбалансированную производительность на операциях с фиксированной и плавающей точкой. Он имеет внутренний кэш емкостью 36 Кб (20 Кб - кэш команд и 16 Кб - кэш данных), раздельные конвейеры целочисленной и вещественной арифметики и при тактовой частоте 75 МГц обеспечивает производительность около 205 MIPS (миллион команд в секунду). Для сравнения: Intel Pentium 66 МГц обеспечивает производительность 112 MIPS.

Развитием SPARC-процессоров стали процессоры hyperSPARC, 64-битовые процессоры UltraSPARC I, UltraSPARC II и т.д.

Процессоры H yperSPARC

Одной из главных задач, стоявших перед разработчиками микропроцессора hyperSPARC, было повышение производительности, особенно при выполнении операций с плавающей точкой. Поэтому особое внимание разработчиков было уделено созданию простых и сбалансированных шестиступенчатых конвейеров целочисленной арифметики и плавающей точки. Логические схемы этих конвейеров тщательно разрабатывались, количество логических уровней вентилей между ступенями выравнивалось, чтобы упростить вопросы дальнейшего повышения тактовой частоты.

Производительность процессоров hyperSPARC может меняться независимо от скорости работы внешней шины (MBus). Набор кристаллов hyperSPARC обеспечивает как синхронные, так и асинхронные операции с помощью специальной логики кристалла RT625. Отделение внутренней шины процессора от внешней шины позволяет увеличивать тактовую частоту процессора независимо от частоты работы подсистем памяти и ввода/вывода. Это обеспечивает более длительный жизненный цикл, поскольку переход на более производительные модули hyperSPARC не требует переделки всей системы.

Процессор hyperSPARC реализован в виде многокристальной микросборки (рис. 2.8), в состав которой входит суперскалярная конвейерная часть и тесно связанная с ней кэш-память второго уровня. В набор кристаллов входя