Організація DSP - процесорів для задач опрацювання сигналів та зображень 


Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Організація DSP - процесорів для задач опрацювання сигналів та зображень



Для опрацювання сигналів та зображень найчастіше використовуються DSP- процесори. Розглянемо підходи до їх реалізації на базі обчислення алгоритму ШПФ.

В загальному випадку, вимоги по використовуваній пам'яті для N-точкового ШПФ такі: N комірок для дійсних даних, N комірок для уявних даних і N комірок для синусоїдальних базисних функцій (коефіцієнти повертання). Додаткові комірки пам'яті необхідні у випадку використання зважування з використанням віконних функцій (wіndowіng). Якщо прийняті вимоги по пам'яті задоволені, DSP повинний виконати необхідні обчислення за необхідний час. Багато виробників DSP або проводять тест продуктивності для зазначеного розміру ШПФ, або визначають час обчислення для базової операції "метелик". При порівнянні характеристик ШПФ важливо упевнитися, що у всіх випадках використовується однаковий тип ШПФ. Наприклад, тест 1024-точкового ШПФ на одному DSP, отриманому за допомогою алгоритму ШПФ за основю 2, не повинний порівнюватися з тестом алгоритму ШПФ за основою 4 для іншого DSP.

Інше розуміння відносно ШПФ полягає у виборі процесора з фіксованою чи плаваючою крапкою. Результ обчислення "метелика", може бути більшим ніж розрядна сітка DSP з фіксованою крапкою, що створює проблему при реалізації ШПФ на процесорах такого типу. Для запобігання переповнення, дані потрібно масштабувати, заздалегідь залишаючи достатню кількість додаткових розрядів для збільшення значень оброблюваних даних. Альтернативний метод полягає в тім, що дані можуть масштабуватися після кожного каскаду обчислення ШПФ. Метод масштабування даних після кожного проходу ШПФ відомий як блокова плаваюча крапка, (block floatіng poіnt). Він називається так, тому що повний масив даних масштабується як єдине ціле, незалежно від того, чи дійсно кожен елемент у блоці вимагає масштабування. Блок масштабується таким чином, щоб відносні співвідношення між даними залишилися колишніми. Наприклад, якщо кожне слово даних зсунене вправо на один розряд (поділене на 2), абсолютні значення змінюються, але відносно один одного співвідношення даних залишаються колишніми.

У 16-розрядному DSP-процесорі з фіксованою крапкою після множення формується 32-розрядне слово. Сімейство цифрових сигнальних процесорів Analog Devіces ADSP21xx характеризується розширеним динамічним діапазоном, що реалізується в операціях множення з накопиченням за допомогою 40-розрядного внутрішнього регістра акумулятора.

Використання DSP-процесора з плаваючою крапкою, усуває потребу в масштабуванні даних і тому приводить до більш простої реалізації алгоритму ШПФ, але наслідком цього спрощення є збільшення часу опрацювання, що потрібно для складних арифметичних обчислень плаваючою крапкою. Крім того, 32- розрядний DSP-процесор із плаваючою крапкою, мабуть, буде мати менший рівень шумів округлення, ніж 16-розрядний DSP-процесор з фіксованою крапкою.

Часи виконання 1024-х точкового ШПФ наведені в табл.3.1..

Таблиця 3.1. Час виконання 1024-точкового комплексного ШПФ (16-біт фіксована крапка) на DSP різного типу

 

16-біт фіксована крапка
Тип

Командний цикл (нс) Кількість циклів Загальний час (мс)
TMS320C25 80 113467 9.08
ADSP2105 72 34625 2.50
TMS320C50 25 84833 2.12
ADSP2101(2115) 50 34625 1.73
ADSP2117 30 --//-- 1.04
32-біти плаваюча крапка
TMS320C30

50 60800 3.04
TMS320C40 25 38945 0.97
ADSP 21020 30 19245 0.58
ADSP 21060SHARC 25 18221 0.46

В таблиці необхідно звернути увагу на різну кількість циклів виконання, яка залежить від внутрішньої архітектури DSP.

Результати порівняння реалізації алгоритмів ШПФ за основою 2 на різних процесорах такі:

Тип процесора Розмірність перетворення (к-сть крапок) Розрядність Тип крапки Час перетворення (мкс)
ADSP-2189M 1024 16 фіксована 453
ADSP-21160 SHARC™ 1024 32 плаваюча 90

ADSP-TS001 TigerSHARC™ 150 MHz

256 16 фіксована 7,3
1024 32 плаваюча 69

 В DSP-процесорі ADSP-TS001 TіgerSHARC™ (статичний, суперскалярний цифровий сигнальний процесор з RISK + VLIV архітектурою) можливі обидва режими (з плаваючою і з фіксованою крапкою), що забезпечує виняткову гнучкість програмування.



Поделиться:


Последнее изменение этой страницы: 2021-12-15; просмотров: 24; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.139.233.43 (0.004 с.)