Мы поможем в написании ваших работ!



ЗНАЕТЕ ЛИ ВЫ?

Використання коректуючих (ефективних) кодів

Поиск

В 1948р. Клод Шенон надрукував наукову роботу „Схема Зенона по завадостійкому користуванню” в якій запропонував модель зображену на рис.22.4

 

Рисунок 22.4 – Модель з в икористання коректуючих (ефективних) кодів (Шенона)

           Використовуються коректуючі (ефективні) коди:

- коди з перевіркою на парність;

- код Хемінга.

 

В 1958 Еллайс запропонував модель показану на рис.22.5

 

 

Рисунок 22.5 – Модель з в икористання коректуючих (ефективних) кодів (Еллайс а )

 

Кодери і декодери роблять на інтегральних схемах.

 

Проблеми які виникають при застосуванні методу коректуючих (ефективних) кодів:

 - немає підстав вважати, що кодери і декодери надійніші ніж ЛБ;

- завадостійке кодування для обчислюваних операцій важко зробити;

- немає вихідного блоку;

- вихідний каркас не захищений.

Захист вихідного каскаду підвищується завдяки використанні методу параметричної надлишковості.

 

 

Перелік рекомендованих джерел

  • Dasgupta S. A Hierarchical Taxonomic System for Computer Architectures // Computer. - 1990. - V.23, N 3. - P.64-74.
  • http://parallel.ru/computers/taxonomy
  • Воеводин Вл.В. Методы описания и классификации архитектур вычислительных систем / Вл.В. Воеводин, А.П. Капитонова. - М.:Издательство МГУ, 1994.
  • Duncan R. A Survey of Parallel Computer Architectures // Computer. - 1990. - V.23, N 2. - P. 5-16.

Литература

  1. Э.В. Евреинов, Ю.Г. Косарев. Однородные универсальные вычислительные системы высокой производительности. // Новосибирск: Наука, 1966.
  2. K. Batcher. STARAN Parallel Processor System Hardware. NCC, 1974.
  3. Reddaway. DAP - A Distributed Array Processor. Proc. of 1 st Annual Symposium on Computer Architecture, IEEE, 1973.
  4. W. Hillis. The Connection Machine. The MIT Press, 1985.
  5. Cray Research, CRAY-1 Computer System Hardware Reference Manual, Bloomington, Minn., pub. no. 2240004, 1977.
  6. G. Bell. Ultracomputers: A Teraflop Before Its Time. Communications of the ACM. Vol. 35, No. 8, August 1992.
  7. В. Корнеев. Архитектуры с распределенной разделяемой памятью. Открытые системы, № 3, 2001.
  8. J. Makino, E. Kokubo, T. Fukushige, H. Daisaka. A 29.5 Tops simulation of planetesimals in Uranus-Neptune region on GRAPE-6. Proc. of SC-2002.
  9. Programmable Logic Data Book. Xilinx, Xilinx, Inc. 1999.
  10. A. DeHon. The Density Advantage of Configurable Computing. Computer, No. 4. 2000.
  11. IEEE Std 1076-1993. VHDL’93. IEEE Standard VHDL Language Reference Manual.
  12. М.П. Богачев. Архитектура вычислительной системы с однородной структурой. В кн. Однородные вычислительные среды. Львов. ФМИ АН УССР. 1981.
  13. В.С. Седов. Матрица одноразрядных процессоров. Львов. НТЦ "Интеграл". 1991.
  14. L. Durbeck, N. Macias. The Cell Matrix: An Architecture for Nanocomputing, www.cellmatrix.com.
  15. M. Taylor, J. Kim, J. Miller at al. The Raw Microprocessor: A Computational Fabric for Software Circuits and General-Purpose Programs. IEEE Micro, 2002, Vol. 22, No. 2.
  16. Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture. Rutgers University. http://www.cs.rugers.edu/pub/technical-reports.
  17. С. Кун. Матричные процессоры на СБИС. // М.: Мир. 1991.
  18. Фортов В.Е., Левин В.К., Савин Г.И., Забродин А.В., Каратанов В.В., Елизаров Г.С., Корнеев В.В., Шабанов Б.М. "Наука и промышленность России". Суперкомпьютер МВС-1000М и перспективы его применения. "Наука и промышленность России" 2001, № 11(55).
  19. Виксне П.Е., Каталов Ю.Т., Корнеев В.В., Панфилов А.П., Трубецкой А.В., Черников В.М. Транспьютероподобный 32-разрядный RISC-процессор с масштабируемой архитектурой. Вопросы радиоэлектроники. Серия ЭВТ. Выпуск 2, НИИЭИР, 1994.

 

1 В.В. Кульба, Е.А. Микрин, Б.В. Павлов, В.Н. Платонов; под ред. Е.А. Микрина. Теоретические основы проектирования информационно- управляющих систем космических аппаратов. - М.: Наука, 2006. - 579 с.

2 Воеводин В.В., Воеводин Вл.В. Параллельные вычисления. - С.- Петербург: «БХВ-Петербург», 2002. - 599 с.

3. Каляев А.В. Многопроцессорные вычислительные системы с программируемой архитектурой. - М.: Радио и Связь, 1984. - 240 с.

4. Каляев А.В., Левин И.И. Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений. - М.: Янус-К, 2003. - 380 с.

5. Беседин И.В., Дмитренко Н.Н., Каляев И.А., Левин И.И., Семерников Е.А. Семейство базовых модулей для построения реконфигурируемых многопроцессорных вычислительных систем со структурно-процедурной организацией вычислений. // Материалы Всероссийской научной конференции «Научный сервис в сети Интернет: технологии распределенных вычислений», Новороссийск. - М.: Издательство Московского университета, 2006. - С 47-49.

6. Каляев И.А., Левин И.И. Высокопроизводительные модульно- наращиваемые многопроцессорные системы на основе реконфигурируемой элементной базы // Вычислительные методы и программирование. - М.:Изд-во Московского Университета, 2007. - Т.8. - №1. - С. 181-190.

7. Дордопуло А.И., Каляев И.А., Левин И.И., Семерников Е.А. Семейство многопроцессорных вычислительных систем с динамически перестраиваемой архитектурой // Материалы Четвертой Международной научной молодежной школы «Высокопроизводительные вычислительные системы». - Таганрог: Изд-во ТТИ ЮФУ, 2007, 68-74.

8. Левин И.И. Язык параллельного программирования высокого уровня для структурно-процедурной организации вычислений // Труды Всероссийской научной конференции. - М.: Изд-во МГУ, 2000, 108-112.

9. Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И. Реконфигурируемые мультиконвейерные вычислительные структуры. - Ростов н/Д: Издательство ЮНЦ РАН, 2008. - 320 с.

10. Пронин Е.Г., Шохат B.C. Проектирование технических средств ЭВА.

- М.: Радио и связь, 1986. - 192 с.

11. Л.Е. Баханов и др.; под ред.Е.А. Федосова. Системы управления вооружением истребителей: Основы интеллекта многофункционального самолета. - М.: Машиностроение, 2005. - 400 с.

12. 1. Allen F.et al. BlueGene: A Vision for Protein Science Using a Petaflop Computer // IBM Systems J. — 2001. — Vol. 40, N 2. www.research.ibm.com/journal/sj/402/allen.html

13. 2. Sterling T. The Gilgamesh MIND Processor-in-Memory Architecture for Petaflops-Scale Computing // ISHPC Conference. — Kansai (Japan). — 2002, May. www.sc-2002.org/paperpdfs/ pap.pap105.pdf

14. 3. Орлов C. Искусство объединения // LAN. — 2003. — № 9.

15. 4. Foster I., Kesselman C. and Tuecke S. The Anatomy of the Grid: Enabling Scalable Virtual Organizations // International. J. High Performance Computing Applications. — 2001. — 15 (3). P. 200–222. www.globus.org/research/papers/anatomy.pdf.

16. 5. Christensen E. et al. Web Services Description Language 1.1. — W3C Note. — 2001, 15 Mar. http://www.w3.org/TR/wsdl.

17. 6. Foster I. What is the Grid? A Three Point Checklist. — 2002, 20 Jul. http://www.globus. org/research/papers/WhatIsTheGrid.pdf

18. 7. Catlett C., Smarr L. Metacomputing // Comm. ACM. — 1992, Ju



Поделиться:


Последнее изменение этой страницы: 2021-12-15; просмотров: 66; Нарушение авторского права страницы; Мы поможем в написании вашей работы!

infopedia.su Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. Обратная связь - 3.133.126.241 (0.01 с.)